登录
首页 » VHDL » 各种常用模块的VHDL描叙实例,PDF格式

各种常用模块的VHDL描叙实例,PDF格式

于 2022-03-21 发布 文件大小:165.44 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

各种常用模块的VHDL描叙实例,PDF格式-various modules used VHDL depicts examples, PDF format

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • digital-system-design
    基于VHDL语言的七段显示管程序, 实现9个数字循环 并且能控制播放速度(SEVEN SEGMENT DISPLAY)
    2011-02-14 21:02:38下载
    积分:1
  • S6_VGA
    1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中(1. The source file is saved in the src directory QII project file is saved in the directory Proj 2. The functionality of the program is displayed on a VGA monitor color stripes, 8 colors, you can use the embedded logic analyzer observed signals 3. the modelsim simulation files in the proj- simulation- modelsim)
    2012-11-04 18:26:48下载
    积分:1
  • FPGA
    基于FPGA的电机控制 FPGA-basedMotorControl-FPGA-based motor control FPGA-basedMotorControl
    2022-04-13 15:15:14下载
    积分:1
  • lsd
    按键控制LED流水灯;按键1按下前8个灯从左到右依次点亮,按键2按下中间前8个灯从左到右依次点亮,按键3按下所有灯全亮(Water control button LED lights sequentially lit buttons the eight lights left to right 1 Press button 2 press from left to right is lit in the middle eight lights, key 3 Press All full bright light)
    2012-10-17 18:23:36下载
    积分:1
  • 实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试...
    实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试-Realize two-way digital signal phase function, and finally through a static LED display, the program through the hardware test
    2022-08-23 08:21:20下载
    积分:1
  • HASH
    hash加速器的verilog实现,也用于fpga或asic(hash verilog rtl )
    2015-01-29 18:48:13下载
    积分:1
  • Altera-FPGA-sigmoid
    利用quartus II 软件采用verilog语言设计了一个sigmoid激活函数(this work is a sigmoid ,use verilog language)
    2018-11-22 15:31:29下载
    积分:1
  • proficient VerilogHDL : IC design example explanation of the core technology
    精通VerilogHDL:IC设计核心技术实例详解-proficient VerilogHDL : IC design example explanation of the core technology
    2022-05-07 13:04:08下载
    积分:1
  • fir48
    48阶FIR设计,采用VHDL语言描述,门级映射……(48-oders FIR design with VHDL language and gate level)
    2021-04-14 19:38:55下载
    积分:1
  • VHDL
    A Full adder using half adder unit in vhdl
    2010-01-05 11:39:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载