登录
首页 » VHDL » 各种常用模块的VHDL描叙实例,PDF格式

各种常用模块的VHDL描叙实例,PDF格式

于 2022-03-21 发布 文件大小:165.44 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

各种常用模块的VHDL描叙实例,PDF格式-various modules used VHDL depicts examples, PDF format

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 4jieshuzilboqi
    四阶数字滤波器 用不同的算法设计数字滤波器,并且有详细的是用方法(Fourth-order digital filter design with a different digital filter algorithms and a detailed method is)
    2011-04-25 18:18:16下载
    积分:1
  • fpga
    Once the FPGA is located, the rest of the mapping data for the other components can be determined dynamically its section mapping registers.
    2015-11-05 20:55:50下载
    积分:1
  • bist coding
    内置自修复分析仪
    2022-02-12 23:55:43下载
    积分:1
  • DE2 will connect to the LCD layout for Terasic off technology companies attached...
    DE2将连接到LCD布局上,为Terasic off技术公司附上系统代码
    2023-02-16 06:25:03下载
    积分:1
  • RISC
    RISC-DSP组合处理器设计优化[1].-RISC-DSP processor design portfolio optimization [1].
    2022-05-20 00:30:12下载
    积分:1
  • performance with rayleigh
    说明:  matlab bpsk with rayleigh performance expirement
    2020-06-24 21:40:01下载
    积分:1
  • CLA
    超前进位加法器得VHDL实现小点资料代码(CLA was a small point of information VHDL code)
    2007-11-14 20:26:59下载
    积分:1
  • table-for-sin-functionof-
    DDS中的正余弦生成,初始相位相差90度,可自行改变输出频率(Cosine generation of DDS, the initial phase difference of 90 degrees, the output frequency can be changed on their own)
    2013-12-17 22:09:56下载
    积分:1
  • 有限状态机 — FSM
    有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中,状态寄存器的下一个状态不仅与输入信号有关,而且还与该寄存器的当前输入有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
    2022-07-18 13:01:32下载
    积分:1
  • IIC总线协议,VHDL语言编写,可以直接使用
    IIC总线协议,VHDL语言编写,可以直接使用-IIC bus protocol, VHDL language can be used directly
    2022-07-11 11:04:33下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载