登录
首页 » VHDL » frame_syn

frame_syn

于 2010-04-28 发布 文件大小:400KB
0 260
下载积分: 1 下载次数: 140

代码说明:

  

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Docs2
    Creating the Auto Answering Machine Application
    2007-09-12 11:36:13下载
    积分:1
  • MotorPID
    直流电机PID调速仿真程序,仿真通过...(DC Motor PID Speed simulation, emulation by)
    2011-01-20 14:15:19下载
    积分:1
  • Multiplepath2
    说明:  此程序用来仿真多径信道,希望能有所帮助,运行稳定。(Simulation of the process used to multi-path channel, hoping to help, running stable.)
    2008-10-19 21:47:11下载
    积分:1
  • Jacobi
    Jacobi雅克比公式计算,利用雅可比公式的调用(Jacobi Jacobi formula using the call of the Jacobian formula)
    2012-05-30 22:28:16下载
    积分:1
  • Untitled3
    基于MATLAB的MFSK调制解调,其中解调包括相干和非相干解调(MATLAB-based MFSK modulation and demodulation, which includes coherent and non-coherent demodulation demodulation)
    2013-11-27 20:14:42下载
    积分:1
  • 滞环电流控制
    此代码表示滞环电流控制方法通过,我们提高功率因数和总谐波失真控制 为双向切换
    2023-04-01 01:10:03下载
    积分:1
  • zarchan
    卡尔曼滤波基础和实践一书的matlab源码(Fundamentals of Kalman Filtering—A Practical Approach)
    2010-08-03 09:50:51下载
    积分:1
  • ecc_demo
    it is the demo of face detection and recognition
    2011-12-29 20:46:24下载
    积分:1
  • 修改后的展位乘法的两个华莱士算法签名和签名二进制数
    这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程,作为他们的能力,以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此,携带保存加法器 (CSA) 是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长,以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数,并跳转到链的这种算法可以减少产生相对于常规的乘法算法,每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖
    2023-07-28 05:20:04下载
    积分:1
  • newtonpoly
    牛顿多项式拟合卫星精密星历,默认15分钟类型,内插至30s(Newton)
    2010-09-24 17:09:57下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载