登录
首页 » VHDL » 基于EDA技术设计4位十进制数字频率计的系统方案

基于EDA技术设计4位十进制数字频率计的系统方案

于 2022-03-21 发布 文件大小:104.64 kB
0 145
下载积分: 2 下载次数: 2

代码说明:

基于EDA技术设计4位十进制数字频率计的系统方案-Based on EDA technology design four decimal system solutions Cymometer

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于VHDL的LED显示控制程序
    常用的VHDL语言编写的LED灯控制程序,这是教学用的,开发板采用的是EPM240T100C5N,买开发板时附带的程序
    2022-05-19 04:48:48下载
    积分:1
  • 有关verilog的硬件实现VGA设计的代码。
    有关verilog的硬件实现VGA设计的代码。-On the Verilog hardware design realize VGA code.
    2022-07-17 09:16:28下载
    积分:1
  • VENDTEST
    此为实现第14.7.9章所需的激励文件 该代码为门级RTL描述。(Stimulus file to verify Section 14.7.9 the functionality of gate vs. RTL description.)
    2011-08-11 15:07:16下载
    积分:1
  • 红绿灯路口
    执行摘要                Atraffic交点上模拟所述DE1板,使用的是按下按钮,KEY0,对于行人想要交叉,开关SW0,以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority,绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态,并且3个红色和3green的LED,以及三个7段显示器,用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮,KEY0,可以usedto停止所有流量,让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点(绿色和红色),oneOf的两个街道有优先于其他。对于高优先级的街道上,交通信号将始终保持绿色,直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮,人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换,SW0,模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK(绿色)信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键,KEY1,重置thecircuit,在该7段显示器被设置为默认值(5,9,和4)和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值(5,9和4),并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时,高优先街道HEX2将计数下降到零,并且行人或lowpriority街道倒计时从4和9秒。
    2022-02-06 04:25:56下载
    积分:1
  • galois
    example of BCH and RS codecs
    2009-06-10 11:26:17下载
    积分:1
  • 16点FFT的VHDL源代码,快速傅里叶变换的xfft16(FFT)计算核心…
    16: 00 FFT VHDL源代码,xFFT16快速傅立叶变换(FFT)核心计算16点复数FFT。输入数据是16个复数值的向量,表示为16位2s补码-16位表示一个数据的实部和虚部。
    2022-05-17 22:16:24下载
    积分:1
  • stbc空时编码源码,非常好的程序。verilog程序
    stbc空时编码源码,非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog program
    2022-03-04 18:24:10下载
    积分:1
  • A signal can be stretched any one CLk the VHDL source code examples. See documen...
    一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
    2022-03-24 02:54:32下载
    积分:1
  • USB转RS232
    USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)
    2020-07-01 04:20:02下载
    积分:1
  • Counter1s
    counter number one to nine after 1s
    2014-10-22 15:54:51下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载