FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用...

可以产生正弦波，三角波、锯齿波、方波，要求频率1Hz-100kHz，步进1Hz，具有自动扫频功能； 正弦波的相位可调，方波的占空比可调； (Can generate sine wave, triangle wave, sawtooth wave and square wave, the required frequency of 1 hz- 100 KHZ, step 1 hz, with functions of automatic frequency sweep The phase adjustable sine wave, square wave duty ratio is adjustable )

AD7760模数转换，使能滤波器功能，简单易懂，可进行各种配置 全功能支持，并附加使用说明(AD7760 Full Function Support with Additional Instructions)

本文首先回顾了LDPC码的发展历程和现状，介绍了LDPC码检验矩阵的构造、编 译码原理。在对编译码作了深入探讨和分析后，接着进行了RU算法编码和长码编码 的FPGA实现;根据二叉树的性质，提出了一种长码编码的ASIC优化设计的方法，节省 了大量硬件资源;论文详细阐述了CORDIC算法原理以及LDPC码译码中所采用的指 数函数和反双曲正切函数的FPGA实现:CORDIC内核及前后处理单元设计、仿真、综 合及数据分析，这对LDPC码的译码具有很重要的意义，为用数字VLSI来实现LDPC的 译码奠定了基础。同时在基于校验矩阵的环路检测定理基础上，将校验矩阵转化为转 移概率矩阵，详细分析并提出了一种基于转移概率矩阵的围长检测方法，并对其进行 了理论证明，具有很好的围长检测效果，以及状态分类判别。(Research and implementation of LDPC coding and decoding technology)

XAPP224 VHDL Data Recovery design file

四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)

Verilog OTP ROM source code

本代码实现了486总线的功能，初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn

vhdl learnig material............

自己完成的项目，成功用vhdl语言实现数字跑表，可存储。

　M4A564/32 CPLD VHDLＡ程序，调试可用,51扩展.-M4A564/32 CPLD VHDLA procedures, debugging is available, 51 to expand.