登录
首页 » VHDL » vhdl经典源代码――LCD控制,入门者必须掌握

vhdl经典源代码――LCD控制,入门者必须掌握

于 2022-03-20 发布 文件大小:249.77 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

vhdl经典源代码――LCD控制,入门者必须掌握-vhdl classical source code-- LCD control, beginners must master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MAC_TxScheduler
    Ethernet MAC-MII interface of Transmit
    2014-02-15 00:35:25下载
    积分:1
  • 138
    用vhdl 语言实现138译码器,用vhdl 语言实现138译码器,(vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl )
    2009-04-21 12:32:17下载
    积分:1
  • 计数器的 vhdl 代码
    我们使用此代码开发 plc 在 fpga 硬件计数器的程序
    2023-02-08 13:05:03下载
    积分:1
  • 04_led_test
    说明:  FPGA控制外边led,并实现跑马灯等多种效果,用户可以自行控制(FPGA control outside led)
    2020-06-16 09:40:02下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • Synopsys 帮助文件 version 200205
    Synopsys 帮助文件 version 200205-Synopsys sold version 200205
    2023-08-02 16:20:05下载
    积分:1
  • inc_pid
    基于FPGA的增量式PID设计方法,Matlab、Simulink, Xilinx Block set(Incremental PID FPGA-based design methodology)
    2014-11-03 04:16:19下载
    积分:1
  • 非常好的VHDL音乐
    library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity song is    port(clk_4MHz,clk_4Hz:in std_logic;      ----预置计数器和乐谱产生器的时钟         digit:buffer std_logic_vector(6 downto 0);  ----高、中、低音数码管指示         zero:out std_logic_vector(4 downto 0);     ----用于数码管高位置低  
    2022-12-29 04:50:03下载
    积分:1
  • Code
    用于数字积分器的设计,主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
    2011-11-23 21:31:03下载
    积分:1
  • VHDL开发环境,四人抢答器,实现了四个人能同时抢答的功能。...
    VHDL开发环境,四人抢答器,实现了四个人能同时抢答的功能。-VHDL development environment Answer four, and the realization of the four functions at the same time Answer.
    2022-07-26 14:54:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载