登录
首页 » VHDL » 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号;1s计数结束后,计数值被锁入锁存器,计...

8位十六进制频率计设计 根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号;1s计数结束后,计数值被锁入锁存器,计...

于 2022-06-19 发布 文件大小:238.93 kB
0 146
下载积分: 2 下载次数: 1

代码说明:

8位十六进制频率计设计 根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号;1s计数结束后,计数值被锁入锁存器,计数器清零,为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器(FTCTRL)来产生。-8-bit hexadecimal Cymometer designed in accordance with the definition of frequency and frequency of the basic principles of measurement to determine the frequency of the signal must have a pulse width of the input signal for 1s permit pulse counting signal 1s counting after the total value was locked into the lock depositors, counters cleared for the next count cycle frequency measurement ready. Frequency control signal generator may be an independent (FTCTRL) to generate.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dac8568
    Verilog 语言写的控制 DAC8568 的模块,DAC8568 是SPI接口。(Verilog language used to write the control module DAC8568, DAC8568 is SPI interface.)
    2015-10-30 18:02:04下载
    积分:1
  • duishuizhtai
    matlab 并行程序parfor用法matlab 并行程序parfor用法(matlab 并行程序parfor具体用matlab 并行程序parfor用法)
    2020-07-03 17:40:02下载
    积分:1
  • wdt
    Watch Dog Counter reset the output when the given timing meets.
    2009-08-13 19:05:09下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • FPGA-SRAM_Test
    利用FPGA实现SDRAM的读写操作,通过硬件测试。(FPGA implementation using SDRAM to read and write operation, hardware testing.)
    2011-08-03 22:52:25下载
    积分:1
  • A complete signal test procedures, the various indicators of signal integrity te...
    一个完整的信号测试程序,对信号的各项指标进行完整的测试,并分析-A complete signal test procedures, the various indicators of signal integrity testing, and analysis of
    2022-03-23 02:41:40下载
    积分:1
  • 北斗定位系统卫星下行信号的基带处理部BDSSS-Transmie
    北斗定位系统卫星下行信号的基带处理部分——基于FPGA的的直接序列扩频发射机的设计与仿真。,已通过测试。 (Beidou positioning system satellite downlink signal baseband part- based on the design and simulation of the FPGA direct sequence spread spectrum transmitter. , Has been tested.)
    2012-10-04 00:05:36下载
    积分:1
  • VHDL数字系统设计和工程实践3,包含原理,真值表和原理图,以及VHDL源代码....
    VHDL数字系统设计和工程实践3,包含原理,真值表和原理图,以及VHDL源代码.-VHDL digital system design and engineering practice, 3, including the principles, truth table and schematic, as well as VHDL source code.
    2023-03-31 10:25:04下载
    积分:1
  • fifo
    说明:  用FPGA完成256*8的存储器的读写操作( complete reading and writing 256* 8 memory with FPGA )
    2010-04-24 17:07:06下载
    积分:1
  • VHDL的例子很多,没有试验,供大家参考
    很多VHDL例子,没有测试,供大家参考-VHDL many examples, there is no test, for your reference
    2022-02-03 19:06:54下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载