登录
首页 » VHDL » 标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合...

标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合...

于 2022-03-13 发布 文件大小:89.05 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mybch1
    说明:  实现(7,4)BCH码的编码和译码。已知生成矩阵和校验矩阵,通过c=m*G进行编码,译码时利用伴随式译码。s=c*H‘,求得伴随式,对应的错误图样找到错误位置,对错误位置进行更正,得到译码结果。(Coding and decoding of (7,4) BCH Codes)
    2021-04-27 17:28:44下载
    积分:1
  • e1framer
    E1 deframmer and Frammer.
    2013-02-25 19:43:35下载
    积分:1
  • SZ-VHDL
    系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值(System digital logic circuit design methods and introduce examples, analyze good and valuable)
    2014-03-30 08:34:05下载
    积分:1
  • ORIGINAL_DOWNLOAD
    说明:  risc 8 by coonan compatible with PIC16C57
    2019-12-05 20:32:55下载
    积分:1
  • 用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看...
    用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim
    2022-09-01 11:30:03下载
    积分:1
  • mmuart
    说明:  简单uart,verilog语言编写,已经经过测试,有需要的可以看看(Simple uart, Verilog language, has been tested, you can see if you need it)
    2020-06-23 20:00:01下载
    积分:1
  • fpga1
    说明:  基于EasyFPGA030的直流电机控制电路设计和四位数字密码锁。(DC Motor Control Based on EasyFPGA030 circuit design and four-digit combination lock.)
    2010-05-03 20:20:42下载
    积分:1
  • 接口键盘和液晶屏上AT89S52代码
    接口键盘和液晶屏上AT89S52代码
    2022-04-22 04:25:15下载
    积分:1
  • 设计与验证Verilog_实例,经典的HDl书籍,强烈推荐
    设计与验证Verilog_实例,经典的HDl书籍,强烈推荐-Design and verification Verilog_ examples Hdl classic books, strongly recommend
    2022-04-23 19:09:22下载
    积分:1
  • fftip
    2008-2009年优秀硕士论文之:基于FPGA的高性能32位浮点FFT IP核的开发(Outstanding Master' s thesis 2008-2009: FPGA-based high-performance 32-bit floating-point FFT IP core development)
    2010-12-09 19:31:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载