网站首页

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...

于 2022-03-13 发布文件大小:89.05 kB

 0  159

下载积分: 2 下载次数: 1

我要下载

代码说明：

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

I2C总线111
说明：此程序为调试通过的程序，带有I2C总线功能的程序.(this procedure through the debugging process, with I2C bus function procedures.)

2005-11-05 13:51:27下载

积分：1
ad9226test
使用CycloneIV芯片，实现对高精度ADCad9226的数据采集。内有详细代码说明，并附有调试结果(Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results)

2014-08-15 16:18:33下载

积分：1
project_first
basys3的数字钟，可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)

2019-06-18 10:37:53下载

积分：1
语音采集,直接在QUARTUSII中打开调试.
语音采集,直接在QUARTUSII中打开调试.-err

2022-01-22 11:44:02下载

积分：1
c
智能小车用到的c程序，单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)

2013-07-16 14:18:21下载

积分：1
vhdl 数字时钟设计
资源描述 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言现在利用vhdl语言，通过原件例化语句，来编写一个数字时钟

2022-02-15 16:13:59下载

积分：1
Lcd
说明： VHDL资料很不错的！！！！！！！！！！！(VHDL )

2009-08-14 22:47:46下载

积分：1
VHDL-DDS
基于FPGA的DDS信号源设计，32位相位累加器，产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)

2013-06-27 15:16:15下载

积分：1
HDLC some relevant documents, HDLC design may be very helpful!
HDLC的一些相关文档，可能对HDLC设计有很大的帮助！-HDLC some relevant documents, HDLC design may be very helpful!

2022-10-21 11:55:03下载

积分：1
ANALYSIS-OF-FULL-ADDER
DESCRIPTION OF FULL ADDER

2013-11-12 13:32:19下载

积分：1

696516资源总数
106914会员总数
0今日下载

标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...

0 个回复

热门标签

热门下载