登录
首页 » VHDL » msk的verilog程序 利用FPGA实现

msk的verilog程序 利用FPGA实现

于 2022-03-12 发布 文件大小:870.00 B
0 170
下载积分: 2 下载次数: 1

代码说明:

msk的verilog程序 利用FPGA实现-MSK procedures for the use of Verilog FPGA realize

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • clk_generator
    时钟分频代码,PWM产生 RTL 源代码。(clock divider,PWM generator RTL Source Code)
    2013-08-18 09:29:42下载
    积分:1
  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • verilog-som
    拿verilog编写的som(自适应神经网络算法),用于障碍物检测,基于FPGA可综合实验,已经在altera的cylcone上实现(Canal verilog prepared som (adaptive neural network algorithm) for obstacle detection. Based on FPGA synthesis experiments, in altera achieve the cylcone)
    2020-07-09 20:38:55下载
    积分:1
  • usbhostslave
    说明:  USB主机和设备的verilog代码,实现了USB1.1协议规范的要求(USB host and equipment Verilog code to achieve the USB 1.1 protocol specification requirements)
    2005-09-13 11:34:09下载
    积分:1
  • Crack_QII_13.1_Windows
    采用骏龙科技这个13.1新版本破解器.对于已经用了老版本破解器的网友,请把bin和bin64下的sys_cpt.dll删除,然后把sys_cpt.dll.bak名字改成sys_cpt.dll,也就是先恢复正版,然后用这个破解器破解。注意老的license文件也要删除,改用这个新版本破解器附带的license(Cytech Technology 13.1 using the new version of this cracker. Has been used for the old version cracker users, please sys_cpt.dll bin and bin64 under Delete, and then changed the name of the sys_cpt.dll.bak sys_cpt.dll, which is first restore genuine, then use this cracker to crack. Note that the old license file should be deleted in favor of this new version of the license that came with crack)
    2021-03-04 09:59:32下载
    积分:1
  • Verilog HDL 135例指南:Verilog HDL语言类似于C语言,以…
    verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,3-6章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 3-6
    2022-09-27 03:05:03下载
    积分:1
  • 一个在Xilinx spartan3实现的时钟,具有时分秒的计时显示以及年月日的显示,很有参考价值
    一个在Xilinx spartan3实现的时钟,具有时分秒的计时显示以及年月日的显示,很有参考价值-A Xilinx spartan3 realize the clock, with time-accurate time display and date display, a good reference
    2022-08-12 21:17:53下载
    积分:1
  • Get-20-point
    this program get 20 point from user and draw functions.
    2014-01-09 03:25:06下载
    积分:1
  • 一种链式Merkle签名加密处理器体系结构
    应用背景一个时间签名方案依赖于哈希函数,因此,假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题,作为密钥对只能用于一个消息。这意味着,对于一次性签名方案的工作,发送者必须将验证密钥与邮件和签名一起传递。在接受,接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而,这种方法会导致计算,通信和存储间接费用。由于硬件加速,本文提出,第一次,一个处理器架构这提高了性能的一次性签名方案,而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作,即密钥生成、签名和验证都是在FPGA平台上实现,作为一个协处理器。原型的定时测量显示至少一个数量级相比,相同的软件解决方案的性能提升。关键技术这是第一次,一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术,这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级,许多参数,如温特尼茨参数,树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征,典型的加密处理器将进行优化处理。此外,由于布拉姆利用相对较低,内存密集型MCP的会实现,它允许建立更多更大的子树进一步提升处理器性能。
    2022-10-29 02:15:05下载
    积分:1
  • CH2 VHDL 数字电路参考书所有程序2
    CH2 VHDL 数字电路参考书所有程序2-CH2 VHDL digital circuit two reference books all procedures
    2022-01-26 01:59:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载