here is realized simple FIFO stack in vhdl. very simple example, but very help...

说明：  我测试过的！Verilog HDL实现RS编码。(I' ve tested it! RS coding Verilog HDL implementation.)

基于赛林思FPGA芯片， 控制采集芯片AD9226的程序(FPGA control AD9226 program)

动态获取CPU使用率源码 可以加到压力测试里(Dynamic access to CPU use the source code )

基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)

这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范-This is a GPIB programming also introduced the article and introduce GPIB norm

About 1588 PTP protocol xillinx FPGA running code and Software application, and to introduce documents, want to help everyone

该项目实现了在Altera FPGA中的乒乓球比赛。游戏控制器是建立在FPGA中。玩家使用它连接到FPGA开发板玩的游戏键盘。本场比赛显示VGA屏幕上。所有部件，如键盘，VGA屏幕是由控制装置控制。

This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 ADC and generates SPI_CLK and SPI_nCS of it and reads 12-bit serial data ADC and returns 12-bit parallel data.

乒乓球游戏，用led灯控制水上乒乓球，选择了控制键进行操作。详细信息请参见自述

（1）用HDL设计一个多功能数字钟，包含以下主要功能：精确计时，时间可以24小时制或12小时制显示； （2）日历：显示年月日星期； （3）能用QuartusII软件仿真；