DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz-DUC数字上变频设计-Verilog - IMDN开发者社群-imdn.cn" /> DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz，为本振和信号频率相加，-0.2MHz为镜像频率。其主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘，生成I/Q两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力-IMDN开发者社群-imdn.cn"> DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz，为本振和信号频率相加，-0.2MHz为镜像频率。其主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘，生成I/Q两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力 - IMDN开发者社群-imdn.cn">

网站首页

DUC数字上变频设计

于 2022-06-30 发布文件大小:9.17 kB

 0  181

下载积分: 2 下载次数: 2

我要下载

代码说明：

上变频

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ex4
statemachine project for my school

2011-12-02 21:07:27下载

积分：1
AHB2APB Bridge 的Verilog
在AMBA bus 总线中，AHB是高速的总线接口，APB则是低速的总线接口，有些低速的外设不需要接入高速的外设时，便通过桥接的方式接入APB总线中。

2022-01-20 22:42:04下载

积分：1
zynq_xadc3
采集外部设备的电压值，用FPGA内部自带的XADC(Collect the voltage value of the external device and use the internal XADC of the FPGA)

2018-04-19 21:52:27下载

积分：1
FpMultiplier
说明：可调矩阵，最大32*32位浮点数乘法矩阵及仿真。(32*32 floating multiplication matrix)

2021-02-09 00:25:23下载

积分：1
verification environment to verify synchronous FIFO
-&同步FIFO的验证环境。

2022-12-14 19:40:03下载

积分：1
FIFO
FIFO的VERILOG代码编写可综合的Verilog FIFO存储器(The VERILOG code FIFO write comprehensive Verilog FIFO memory)

2010-10-11 20:35:47下载

积分：1
mealy_sequence
实现米粒状态机用verilog语言实现状态机的过程(Implement a state machine with a grain of rice verilog state machine language course)

2011-11-09 19:02:27下载

积分：1
一款商用ADC的verilog
商用可综合adc,分辨率为16位，内含一个时序检查功能，可供对ADC感兴趣的人有帮助。尤其是需要一个ADC模型的可以使用

2022-01-25 22:47:37下载

积分：1
1602C
文件名：lcd1602lib.h 内　容：1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H * inside let: 1602 LCD control port, data port and related operations )

2012-05-08 15:15:36下载

积分：1
al422b
AL422B,FPGA写的控制时序。XIWANGDUIDAJIAYOUYONG(AL422B,timing of AL422b.)

2014-04-17 21:41:09下载

积分：1

696516资源总数
106914会员总数
0今日下载

DUC数字上变频设计

0 个回复

热门标签

热门下载