登录
首页 » VHDL » FPGA时钟闹钟+电子琴+lcd显示

FPGA时钟闹钟+电子琴+lcd显示

于 2022-03-05 发布 文件大小:2.68 MB
0 155
下载积分: 2 下载次数: 1

代码说明:

xlinx sparten 3E实验板,实现时钟闹钟功能,闹钟播放电子音乐,时钟,闹钟通过LCD屏显示。自己写的,亲测可用。                                                                                                                    

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART_FIFO
    FPGA,串口调试程序,接收模块,含FIFO IP核(FPGA uFF0C u4E32 u53E3 u8C03 u8BD5 u7A0B u5E8F uFF0C u63A5 u6536 u6A21 u5757 uFF0C u542BFIFO IP u6838)
    2021-05-07 16:22:36下载
    积分:1
  • FPGAPDSCDMA
    上海交大关于基于FPGA的DSCDMA的实现的毕业设计(Shanghai Jiaotong University based the FPGA DSCDMA, achieve graduation design)
    2013-02-10 14:31:46下载
    积分:1
  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • 基于CPLD的交通信号灯的实现
    基于CPLD的交通信号灯的实现,使用VHDL语言,使用不同颜色的二极管分别代表红黄绿三种信号灯。在数码管上可以分别显示倒计时。
    2022-03-12 13:41:19下载
    积分:1
  • 适用于FPGA的SOPC方面的元器件添加,如COMPNENT
    适用于FPGA的SOPC方面的元器件添加,如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT
    2022-02-10 17:06:47下载
    积分:1
  • Describes how to use VHDL language processor spi interface
    介绍了如何用vhdl语言实现处理器的spi接口-Describes how to use VHDL language processor spi interface
    2022-07-22 21:57:12下载
    积分:1
  • PN_GEN
    说明:  一个PN序列发生器,大M序列,供参考学习,(A PN sequence generator, the M series, for reference study,)
    2008-10-20 13:46:45下载
    积分:1
  • 主要是步进电机的驱动源,用Verilog VHDL开发,个人取向…
    XC95144步进电机驱动器源码,采用verilog vhdl开发,个人原创-XC95144 stepper motor drive source, using verilog vhdl development, personal originality
    2022-03-23 12:55:12下载
    积分:1
  • LS-versus-MMSE
    这是基于MIMO-OFDM的同步算法研究的源程序。本程序采用的极大似然估计的方法。(This is based on MIMO-OFDM synchronization algorithm source code. The program uses the method of maximum likelihood estimates. )
    2012-12-13 15:32:49下载
    积分:1
  • usb_test
    Cypress USB 的主从FPGA 控制实现代码(USB controller)
    2012-10-09 10:39:52下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载