基于FPGA的ASN.1编码单元的通用解码模块

MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)

48阶FIR设计，采用VHDL语言描述，门级映射……(48-oders FIR design with VHDL language and gate level)

该程序用来实现电话计时以算取费用，比较简单(telephone cost metering verilog code)

用verilog hdl编写的248分频器,有助于对verilog编程语言的了解，可直接用于FPGA编程

高速FIFO，verilog设计。速度高达130Mhz(High-speed FIFO, verilog design. Speed up to 130MHz)

在这里它是 "ATM" 使用 Verilog hdl 语言。希望它会对你有用。 这里是 "ATM" 使用 Verilog hdl 语言。希望它会对你有用。

基于AD9226的ad转换程序资料，从采集到数位转换再到模量转换(AD conversion program data based on AD9226)

基于fpga的数字电压表的设计，包括ad转换，bcd码转换，分频，3选1模块，小数点生成模块，显示模块组成。(Based on the FPGA digital voltage meter design, including AD conversion, BCD code conversion, frequency,3 choose1module, a decimal point generating module, display module. )

基于FPGA的DPSK调制，包括matlab仿真代码，NCO载波发生器，绝相变化，上变频等，基于Altera FPGA实现，并通过仿真验证。

使用matlab的simulink工具滤波器功能实现了FIR系数的计算，同时使用verilog hdl实现了功能仿真，通过调试在Xilinx的ZEDBOARD板子上实现了结果，使得FIR的应用得以在硬件上实现，调试和注解有写。