登录
首页 » Verilog » ALU verilog

ALU verilog

于 2022-02-27 发布 文件大小:295.08 kB
0 191
下载积分: 2 下载次数: 1

代码说明:

无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。 乘法运算的符号操作数,2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl_quick-learn
    vhdl learnig material............
    2015-08-07 19:09:24下载
    积分:1
  • GPU_Programming_Guide_Chinese
    GPU编程的经典之作,值得一读。 GPU运算效率比CPU高出一截,学习GPU编程会大有裨益(a book for GPU_Programming)
    2012-10-19 16:32:00下载
    积分:1
  • flash
    fpga Verilog 控制读写flash (fpga Verilog flash )
    2015-06-23 14:45:44下载
    积分:1
  • 24_Timer
    使用Verilog编写的24位定时器,具有apb 总线接口,可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
    2021-04-27 21:38:44下载
    积分:1
  • FPGA_PSK
    可以实现2PSK的信号调制,已经过Modelsim波形仿真(It can realize 2PSK signal modulation and has been simulated by Modelsim waveform.)
    2019-05-09 16:29:17下载
    积分:1
  • Nios-II
    数字电路的设计。以软件方式实现硬件电路,功能强大,开发容易。(Digital circuit design. With software to realize the hardware circuit, powerful, development easy. )
    2011-12-03 09:47:56下载
    积分:1
  • AMBA 3 协议
    APB 是 AMBA 3 协议家庭的一部分。它提供一个低成本的界面,优化为最小的功率消耗和减少的界面的复杂程度。APB 接口到任何外围设备,低带宽并不需要高性能的流水线的总线接口。APB 了 unpipelined 协议。所有的信号转换只与有关的时钟,使 APB 外设容易融入任何设计流量的上升沿。每一次转让需要至少两个周期。APB can 接口的 AMBA 先进的高性能总线建兴 (AHB Lite) 和 AMBA 先进的可扩展接口 (希)。你可以使用它来提供对外围设备的可编程控制寄存器的访问。
    2022-03-15 10:49:53下载
    积分:1
  • testbench
    说明:  altera 最新的CYCLONE IV的pci-e核的testbench,VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
    2010-04-22 10:20:24下载
    积分:1
  • 傅里叶变化
    快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)
    2005-08-03 16:04:51下载
    积分:1
  • FPGAmotor
    FPGA在直流电机调速中的应用,利用fpga进行PID闭环控制(tell us speed control for DC motor by FPGA,use fpga for PID circle control)
    2010-11-03 20:40:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载