网站首页

ZBT-sram控制器VHDL.doc

于 2022-03-02 发布文件大小:10.20 kB

 0  176

下载积分: 2 下载次数: 1

我要下载

代码说明：

---------------------------------------------------------------------------------- -- Company: VISENGI S.L. (www.visengi.com) - URJC FRAV Group (www.frav.es) -- Engineer: Victor Lopez Lorenzo (victor.lopez (at) visengi (dot) com) -- -- Create Date: 12:39:50 06-Oct-2008 -- Pr

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

A-law Encoder (VHDL)

2022-01-21 03:32:31下载

积分：1
01_test
说明： FPGA测试程序，仅供测试硬件是否能够运行，主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)

2019-06-20 03:21:28下载

积分：1
VHDL
A Full adder using half adder unit in vhdl

2010-01-05 11:39:14下载

积分：1
Vhdl实现的鼠标协议历程，代码可读性高，适合作为案例参考。
Vhdl实现的鼠标协议历程，代码可读性高，适合作为案例参考。-VHDL realize the course of the mouse protocol, code readable, suitable as a reference case.

2023-05-02 16:50:03下载

积分：1
altfp_matrix_mult
浮点数矩阵乘法模块 verilog语言编写可直接调用(Floating-point matrix multiplication module can directly call verilog language)

2013-12-18 15:08:36下载

积分：1
clk_div_4
说明： Verilog代码实现四分屏，在Vivado平台下实现的，可仿真(Verilog code realizes four screens, which can be simulated under vivado platform)

2020-12-21 20:39:08下载

积分：1
verilog2
Learning Verilog Chinese Version Part 2

2012-06-15 03:24:15下载

积分：1
05_key_test
fpga key test 入门 xilinx 黑金的板子(fpga key test xilinx)

2017-07-27 09:27:58下载

积分：1
loop
对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成(Simulation of PLL, second-order loop simulation and analysis can be completed by the adoption of the document came)

2008-12-17 23:00:35下载

积分：1
fifo16_16
异步的fifo,写时钟和读时钟相互独立，能够对数据进行缓存处理。希望对大家有用(Asynchronous fifo, write clock and the read clock independent of each other, capable of processing the data cache. I hope useful)

2020-10-26 10:49:59下载

积分：1

696516资源总数
106914会员总数
0今日下载

ZBT-sram控制器VHDL.doc

0 个回复

热门标签

热门下载