登录
首页 » VHDL » 奇数奇偶校验器使用VHDL的有限状态机

奇数奇偶校验器使用VHDL的有限状态机

于 2022-02-24 发布 文件大小:563.00 B
0 154
下载积分: 2 下载次数: 1

代码说明:

An odd parity checker as an FSM using VHDL

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fenpin
    开发工具是quartus II 7.0以上版本,这是一个verilog语言的分频器设计,个人作业设计,供参考学习(verilog,quartus II 7.0)
    2012-06-15 11:02:00下载
    积分:1
  • I2C MASTER
    I2C verilog code I2C僅使用兩個雙向開漏線,串列資料線(SDA)和串列時鐘線(SCL),上拉了電阻。使用的典型電壓是+5 V或+3.3 V(雖然其他電壓系統也是允許的)。 在I2C參考設計中,使用7位或10位(取決於所使用的裝置)位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式,但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點,並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性,例如16位元尋址。(I2C verilog code I2C (Inter-Integrated Circuit))
    2019-03-20 19:25:23下载
    积分:1
  • yinpin_display0925
    实现音频的I2S通信,音频柱的显示,及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)
    2016-01-07 10:08:31下载
    积分:1
  • 数字密码锁
    数字密码锁的vhdl实现,包括设置密码,修改密码,报警。
    2022-08-09 06:17:11下载
    积分:1
  • FPGA based implementation of a SDR
    FPGA based implementation of a SDR - codes in Verilog HDL for the processor and control.-FPGA based implementation of a SDR- codes in Verilog HDL for the processor and control.
    2022-12-18 09:05:03下载
    积分:1
  • cnv_enc_modify
    卷积码(2,1,7)编码器,一个输入,两个输出(Convolution code (2,1,7) encoder, an input and two outputs)
    2015-05-20 10:21:56下载
    积分:1
  • VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展...
    VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展-VHDL example
    2022-08-10 14:33:29下载
    积分:1
  • tlc549adc
    FPGA AD数据采集模块,实现模拟信号到数字信号转换。(FPGA AD data acquisition module, the analog signal to digital signal conversion.)
    2021-04-14 21:08:55下载
    积分:1
  • using_memory_allocation_mger
    vmm primer的使用使用文档,和之前vmm primer源代码配套使用!(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)
    2012-12-23 22:43:30下载
    积分:1
  • sim_uart
    uart 收发器 verilog 代码,实现自收发功能 sys clk = 25m, baud 9600 停止位1, 无校验位; 代码实现了串口自收发功能,及把从 PC 收到的内容都发送会 PC, 其他波特率,自行修改代码即可,在 alter 的FPGA 上调试通过; (verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no parity code from the transceiver features a serial port, and the contents received from the PC will send the PC, another Potter rate, self-modifying code can, in the alter of the FPGA, debugging through )
    2010-10-10 21:49:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载