登录
首页 » VHDL » ADC VHDL 代码

ADC VHDL 代码

于 2022-02-24 发布 文件大小:332.76 kB
0 159
下载积分: 2 下载次数: 1

代码说明:

使用VHDI Dispaly字符。显示了一个模拟的正常工作的LCD控制器硬件实现。这种模拟演示了不同的状态机协同工作的方式。作为初始化序列完成时,主状态机的命令的状态开始。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • xilinx 开发板程序,LED灯控制程序
    xilinx 开发板程序,LED灯控制程序-Xilinx development board procedures, LED lamp control procedures
    2022-08-08 23:14:07下载
    积分:1
  • 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260
    用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
    2023-04-01 09:25:04下载
    积分:1
  • 用VHDL编写的关于SCAN的一个小程序,希望大家看了后能喜欢,也可以学学哟!...
    用VHDL编写的关于SCAN的一个小程序,希望大家看了后能喜欢,也可以学学哟!-VHDL SCAN prepared on a small procedures in the hope that after reading them you will like and can learn yo!
    2022-03-06 08:26:28下载
    积分:1
  • A NiosII available LCD12864 IPcore, with examples
    一个NiosII可用的LCD12864 IPcore,含例子-A NiosII available LCD12864 IPcore, with examples
    2022-03-23 15:10:17下载
    积分:1
  • 这是我对FPGA程序的VME总线接口的设计,对FPGA的一面…
    这是本人设计的一个关于VME总线接口的FGPA程序,FPGA一边连接ARM LPC2294,一边连接VME总线,FPGA采用的XILINX公司的SPARTANII系列,程序包包含完整的工程文件-This is my design of a VME bus interface on the FGPA procedures, FPGA side of the connection ARM LPC2294, while connecting VME bus, FPGA using the XILINX Inc. SPARTANII series, the package contains a complete project file
    2023-01-09 16:20:04下载
    积分:1
  • pll
    fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • FPGA2-DSP2-EDMA
    例程是基于quartus的,FPGA通过EMIF给DSP发送数据,里面包含了一个简单的状态机和一个基于IP核的fifo,适合初学者(Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners)
    2020-12-04 16:09:24下载
    积分:1
  • Sys-gen
    System Generator
    2020-10-25 16:40:00下载
    积分:1
  • 这本电子书电子hobbiest。
    this ebook for electronics hobbiest. VHDL for Beginners
    2022-02-01 14:25:13下载
    积分:1
  • LCD_1602
    说明:  以ISE为开发环境,Verilog语言编写程序。功能:FPGA控制 LCD_1602动态显示秒表(In the development environment of ISE, Verilog language is used to write programs. Function: LCD_1602 dynamic display stopwatch controlled by FPGA)
    2020-06-20 00:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载