过滤多相

vhdl描述的显示代码 maxplus2开发环境-VHDL description of the display code development environment maxplus2

48阶FIR设计，采用VHDL语言描述，门级映射……(48-oders FIR design with VHDL language and gate level)

fpga学习中常用的缩略语-commonly used abbreviations

实现在屏幕上显示绿色和红色相间的水平条纹。其中，vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。(The horizontal stripes of green and red are displayed on the screen. Among them, vga_640x480 module will produce line synchronization signal Hsyn and field synchronization signal vsync; vga_stripes module will produce red, green and blue three outputs.)

MVB架构流程图。MVB开发用，大连海天资料(MVB development, Dalian Haitian data)

a code to display in VGA using VHDL lang

设计的结构是纹波进位加法器，但执行的操作是加法和减法，两种操作都是32位的，具体取决于控制信号。如果控制信号为“1”，则选择减法，然后选择“0”，然后选择加法

FPGA做机器人舵机控制系统，verilog(FPGA to do the robot servo control system, verilog)

FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)

this is bpsk code in matlab