-
HDMI接口编解码传输模块ASIC设计_刘文杰
? 熟悉IIC协议总线协议,采用IIC总线对图像采集传感器寄存器进行配置,并转换为RGB565格式。
? 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。
? 利用 SDRAM 接口模块的设计,实现了刷新、读写等操作;为提高SDRAM 的读写带宽,均采用突发连续读写数据方式;并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。
? 利用双线性插值方法实现对图像640×480到1024×768的放大操作。
? 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format.
Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface.
With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA.
The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768.
Complete the VGA display interface design.)
- 2020-06-25 04:00:02下载
- 积分:1
-
译码器的Verilog hdl设计
实验内容1:利用case语句完成3-8线译码器的设计,并在Quartus Ⅱ中输入。
实验内容2:参照实验一完成3-8线译码器的Testbench文件的编写,并在Quartus Ⅱ中输入。
实验内容3:在Quartus Ⅱ中调用Modelsim完成仿真,得到仿真波形。
- 2022-04-30 23:56:35下载
- 积分:1
-
Verilog 汽车尾灯
汽车尾灯控制 能够实现 直行 左转 右转 左转刹车 右转刹车 直行刹车 故障等情况下的车灯控制
汽车尾灯控制 能够实现 直行 左转 右转 左转刹车 右转刹车 直行刹车 故障等情况下的车灯控制
- 2022-05-17 08:27:12下载
- 积分:1
-
基于FPGA可触控卫星信道模拟器的设计与实现
说明: 卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节
约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难
以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑,
适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA
作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
- 2020-12-10 20:59:20下载
- 积分:1
-
4位并行的32位 CRC校验
此程序为32位的CRC校验程序,我们利用verilog语言较容易的编写串行的CRC校验程序,但是在一些情况下需要并行的处理数据,在此编写了4位并行的CRC校验程序。
包括了CRC主程序和测试程序。
- 2022-03-05 13:25:41下载
- 积分:1
-
VHDL3
说明: 一个使用VHDL进行正弦波信号产生的历程,非常有用。(A sine wave signal generator using VHDL for the course, very useful.)
- 2010-03-27 09:18:41下载
- 积分:1
-
bmistree_Project_Proposal
project proposal of verilog language that is gud for beginners
- 2011-04-25 00:31:03下载
- 积分:1
-
qsys-niosii-triple-speed-ethernet-3c120-v10-1
qsys-niosii-triple-speed-ethernet-3c120-v10-1
- 2023-09-07 11:45:04下载
- 积分:1
-
5.c
; for 16-bit app support
[386Enh]
woafont=dosapp.fon
EGA80WOA.FON=EGA80WOA.FON
EGA40WOA.FON=EGA40WOA.FON
CGA80WOA.FON=CGA80WOA.FON
CGA40WOA.FON=CGA40WOA.FON
- 2017-11-07 04:17:08下载
- 积分:1
-
THU微纳电子系ic设计课程大作业CNN
说明: THU微纳电子系ic设计课程大作业,使用verilog实现CNN加速器,含一层卷积和池化,仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
- 2020-07-06 20:18:57下载
- 积分:1