SRAM读写

用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA向PC发送“21 EDA" //字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA发送0-F的十六进制 //数据，FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)

这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。(This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.)

串口收发，实现可调波特率的串口通信，verilog源码(Serial port and transceiver)

vhdl code for carry lookahead addder

DDS_Dual_ports  Verilog实现，需要的可以下载实验，也可根据自身的需要修改，以求达到自身的目的

16QAM,64QAM,256QAM调制下的球形译码(16QAM, 64QAM, 256QAM modulation sphere decoding)

Verilog code of SPI configurator for DAC AD7394 and AD7395

mc8051代码，里面功能齐全，调试方便(mc8051 code, inside a full-featured, easy debugging)

this document used for how to get config and location information of PCI card