登录
首页 » Verilog » FPGA硬件实现数字时钟

FPGA硬件实现数字时钟

于 2022-01-21 发布 文件大小:1.29 MB
0 133
下载积分: 2 下载次数: 1

代码说明:

数字时钟:数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。 另外让我想到实验三的任务四就类似与做一个数字时钟,0分00秒到9分59秒,当时只是只实现了计数,暂停,清零的功能还有校分和报时的功能没有实现,于是就想自己做一个真正的时钟时分秒都能显示并且能清零、校分、整点报时。 做一个数字时钟,从00时00分00秒到23时59分59秒的数字时钟,其中一个开关管脚可以清零使数码管直接显示00时00分00秒,一个LED管脚整点报时,只要29分或者59分就亮一分钟,两个校分开关管脚一个用来拨快分显示器、一个用来拨慢分显示器,两个校时开关管脚一个用来拨快时显示器、一个用来拨慢时显示器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA_four_num_code_lock
    说明:  基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)
    2010-04-29 15:16:29下载
    积分:1
  • transmittermegafunction
    lvds transmitter megafunction (lvds transmitter megafunction)
    2008-03-09 19:40:03下载
    积分:1
  • Xilinx_2018_Licenses_Downloadly.ir
    说明:  Xilinx Licenses 2018
    2020-06-25 08:20:01下载
    积分:1
  • uc1701x_SPI
    UC1701串行编程例子,是一个很好的控制LCD模块的C语言串行编程(UC1701 serial program)
    2013-05-31 19:22:19下载
    积分:1
  • Writing-a-VHDL-Testbench
    《编写VHDL测试概述》的英文原版讲述了如何使用VHDL写测试凳程序("Writing VHDL test overview" of the English original to write about how to use VHDL test bench program)
    2014-04-03 21:57:01下载
    积分:1
  • 33753129vhdl
    对数计算源程序,能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
    2009-06-17 19:41:57下载
    积分:1
  • vhdl_lms
    vhdl 语言实现的lms算法的自适应滤波器 两种实现方式 包括改进(VHDL language lms algorithm adaptive filter implemented in two ways including improved)
    2012-04-26 18:15:02下载
    积分:1
  • clk_generator
    时钟分频代码,PWM产生 RTL 源代码。(clock divider,PWM generator RTL Source Code)
    2013-08-18 09:29:42下载
    积分:1
  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • 基于ep4ce22的verilog串口程序
    基于ep4ce22的verilog串口程序,可发送24bit,希望能给大家提供帮助。
    2022-05-30 03:01:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载