登录
首页 » Verilog » 基于FPGA的QPSK调制解调

基于FPGA的QPSK调制解调

于 2022-02-12 发布 文件大小:4.44 MB
0 162
下载积分: 2 下载次数: 2

代码说明:

基于FPGA的QPSK调制解调,正交调制输出,解调包括NCO,载波同步,定时同步。modelsim仿真实测通过。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • jiaotongdeng
    Quartus2环境下基于VHDL状态机的交通灯程序(VHDL state machine traffic lights based on Quartus2 environment)
    2014-01-13 21:57:00下载
    积分:1
  • 可以在Verilog HDL协议实现
    本控制器与博世参考模型测试
    2023-04-23 22:15:03下载
    积分:1
  • UML_2_Pour_les_bases_de_donnees
    UML2 apprendre a modeliser a l aide de UML
    2014-02-25 01:32:23下载
    积分:1
  • 数字手电筒
    涉及三个文件: 源文件、 鼓励文件和验证文件,可以调节整体工作的一个基本的手电筒
    2023-06-16 18:35:03下载
    积分:1
  • 4-code
    设计一个十进制计数器,具有显示位置随计数时钟在八个数码管中左右滚动的功能。(Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.)
    2016-05-24 17:00:31下载
    积分:1
  • viterbi_msk
    连续相位调制CPM信号的viterbi编解码(MSK viterbi decode)
    2012-10-29 23:07:38下载
    积分:1
  • yy
    说明:  使用XILINX公司提供的板子里面的FFT的IP核,很好用(XILINX board provided the use inside the FFT of the IP core, useful)
    2010-09-19 01:54:07下载
    积分:1
  • taxivalue
    我用FPGA来实现,这是一个出租车计价器,用来计算里程,我已在Quartus 2实现。(I used the FPGA to achieve, this is a taxi meter, calculate the mileage, I have been in quartus 2 to achieve.)
    2020-07-12 19:08:52下载
    积分:1
  • AES_128
    AES 128 bit with various device interface on FPGA
    2021-03-09 17:59:27下载
    积分:1
  • Carry look ahead adder with saturating arithmetic
    用Verilog实现的16位进位先行加法器。实现了饱和算法。
    2023-01-16 01:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载