登录
首页 » Verilog » Carry look ahead adder with saturating arithmetic

Carry look ahead adder with saturating arithmetic

于 2023-01-16 发布 文件大小:2.62 kB
0 156
下载积分: 2 下载次数: 2

代码说明:

用Verilog实现的16位进位先行加法器。实现了饱和算法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • netlist
    vhdl program of matlab file converted to vhdl
    2015-02-06 21:21:13下载
    积分:1
  • sram_060803
    SRAM的读写代码,对SRAM进行了乒乓操作,用VHDL语言进行设计,很有参考价值,甚至可以直接复制代码来进行自己的设计(SRAM read and write code, ping-pong operation carried out on the SRAM, using VHDL language design, of great reference value, or even directly copy the code to carry out their own designs)
    2020-12-04 10:39:24下载
    积分:1
  • code
    直接序列扩频通信(主要包括BPSK调制和BPSK解调以及PN码的产生)(Direct sequence spread spectrum communication (including BPSK BPSK modulation and demodulation, and the PN code generation))
    2013-05-31 14:04:09下载
    积分:1
  • verilog 万能流水灯
    FPGA流水灯程序  适合新手学习FPGA,板子用的是Altera,只是其中一种方法,简单的会了,以后就不成问题了
    2023-04-15 10:55:03下载
    积分:1
  • 4位Verilog计数器代码
    Verilog最基本的源代码之一,位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频,因此是Verilog入门非常实用的代码之一。在此代码基础之上,可以进行多种改变,实现不同的功能。
    2022-01-21 19:54:42下载
    积分:1
  • WCDMA_DPD
    WCDMA数字直放站中数字预失真研究及其FPGA实现(WCDMA Digital Repeater digital pre-distortion and its FPGA implementation)
    2011-10-16 19:24:50下载
    积分:1
  • 基于fpga的SPI接口实现
    本工程是基于Altera Cyclone系列的FPGA来实现的SPI接口,使用Verilog代码编写,能够进行 8位、 16位 、 32位数据传输的可选操作。
    2023-04-02 17:15:05下载
    积分:1
  • LDPC_Code
    ldpc decoder standard DVB-S2
    2018-10-07 07:03:06下载
    积分:1
  • T200071012217h
    此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。 (The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
    2012-07-10 16:08:08下载
    积分:1
  • 序列检测器的实现采用Verilog HDL模拟使用ModelSim
    2023-01-19 03:45:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载