可以在Verilog HDL协议实现

isa总线接口，可以实现与isa总线　的IO和MEMERY接口(isa bus interface can be achieved with the isa bus IO interfaces and MEMERY)

基于UVM的CRC电路验证程序，包含基本的CRC电路模块，testbench，给出了UVM的实现

Arty Z7 20 HDMI output

测温，数码管显示，基于FPGA 的verilog程序，基于DS18B20(Temperature measurement)

如题所属，简单实现了所需要的4位移位寄存器的功能，简单明了。实现的方式是直接用时钟控制周期，不断循环，根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高，需要很大的降频控制才能达到1秒左右的移位周期，修改时请注意。本实验作为实验系列第12个出现，更多详情敬请期待。

资源描述基于fpga的一个简易计算器程序，能够通过开发板输入，并且通过开发板数码管显示出来

实验课作业，下载可以直接跑，各个模块的完整代码。

实现多周期mips  设计一个32位MIPS多周期微处理器 具有多种 算数指令： (Design a 32-bit MIPS microprocessor multi-cycle arithmetic instructions

改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )

说明：  本人写的数字锁相环，有模拟数据，学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。(I write the digital phase-locked loop, have simulated data, a good phase-locked loop learning materials. Reference book )