登录
首页 » VHDL » FIR 滤波器的设计

FIR 滤波器的设计

于 2022-02-10 发布 文件大小:738.67 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

在实现 OFDM 中,必须有筛选器,以提高无线电信号的质量。一般情况下,筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用,因为线性相位的未来。所以,我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • The_Ten_Commands_of_Excellent_Design
    介绍了FPGA设计的十大准则,对初学者很有用,对于工作多年的同志,也会有整理总结的好处(Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary)
    2009-09-26 16:44:29下载
    积分:1
  • cfft_control
    vhdl code for cyclic cfft control
    2011-04-05 14:42:09下载
    积分:1
  • 用VHDL语言设计四位全加器,有低位进位和高位进位。
    用VHDL语言设计四位全加器,有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.
    2022-03-20 15:03:38下载
    积分:1
  • 5_ADC_Lab
    altear max10 adc demo,实验使用了2个adc,最大支持18路adc(altear max 10 demo with 2 adc, max support 18 channel adc)
    2021-04-21 14:48:49下载
    积分:1
  • FPGA
    基于FPGA与LM4550B的AC97软声卡VHDL语言驱动,版本2.0-FPGA-based soft and LM4550B the AC97 sound card driver VHDL language, version 2.0
    2022-10-28 20:25:03下载
    积分:1
  • quartus环境下开发的三人表决器(三种不同的描述方式)maxplusII兼容...
    quartus环境下开发的三人表决器(三种不同的描述方式)maxplusII兼容
    2022-06-27 14:06:35下载
    积分:1
  • 电子手表
    在硬件上实现,可以实现一般电子表的功能。比如说计时,显示日期,秒表等功能。还可以显示星期数,可以正常的区分闰年等。并且仿真文件也在其中,反正了其时序变化情况。比较详细。必要出有注释。
    2022-07-08 11:11:12下载
    积分:1
  • spi
    SPI的Verilog实现(非常的全面和详细,还带有SPI算法的注解)(SPI in Verilog implementation (a very comprehensive and detailed, but also with the SPI algorithm annotation))
    2011-06-30 11:21:04下载
    积分:1
  • dianzibiao
    这是一个数字逻辑课程的电子表的实现,利用VHDL语言实现,初学者可以完全掌握,很有帮助。(This is the realization of the electronic timepiece a digital logic course, the use of VHDL language, beginners can fully grasp and helpful.)
    2016-04-19 17:20:34下载
    积分:1
  • 四位乘法器的VHDL源程序
    四位乘法器的VHDL源程序-four Multiplier VHDL source
    2022-03-28 16:11:53下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载