Xilinx ISE数字钟

利用SCCB和FPGA实现视频采集的论文，对相关开发人员具有很强的参考价值！ (FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value ! )

基于FPGA开发的均值滤波程序，效率很高，非常有用(Based on FPGA development of the mean filter program)

Decoder using Miller method for UHF reader

2016年4月19日22:51:52 反应测试系统

说明：  uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device

arm的axi接口转spi接口master源代码，已经使用过，带注释，

LDPC encoder and decoder, very simple

用verilog编写的分辨率提高的源代码 采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)

利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)

8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本 8051 核 RTL 源代码，带testbench 和综合脚本