基于fpga的计算器

基于verilog的串口收发程序，使用组合逻辑加时序逻辑的方式编写，易于灵活修改！

altera Quartus Prime 15.1 Standard Edition的 I2C master code. 含除頻器

SDRAM即同步动态随机存储器，同步是指memory工作需要同步时钟，内部命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断地刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写

简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

布尔乘法器带testbench好用的工程啊(Boolean multiplier works with testbench nice ah)

Example of programming fifo in c

crazy bingo 韩彬将要出版的新书《FPGA设计技巧与案例开发详解》中的所有配套例程源码，主要涉及视频开发方向。(All the supporting source code routines crazy bingo Han Bin will be published book FPGA design techniques and case development explain in the video, mainly relates to the development direction of.)

使用Verilog语言编写小灯测试代码，能实现流水灯的功能，代码简单易懂，很适合初学者学习和验证。

Verilog HDL教程 什么是Verilog HDL？ Verilog HDL 硬件描述语言(What is a Verilog HDL tutorials Verilog HDL? Verilog HDL hardware description language)

四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)