电子闹钟：基于fpga的电子闹钟设计，采用模块化方式

基于FPGA的17阶FIR滤波器VHDL代码及说明文档-fpga fir

vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier

EDA常用双LED显示译码程序，将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits

Verilog，编写的udp收发程序，开发环境xilinx(Verilog, written UDP transceiver)

《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5

布斯算法用于在计算机体系结构的两个二进制现在的乘法。随着处理器为转移的运行情况良好，不能轻易做乘法这就是为什么正在使用它。

多个VHDL编码的例题，详细的电路图介绍，还有流程图-many examples of VHDL code, the particular introduction of circuit diagram and flow chart

spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替(spartan-3e VHDL fpga input with sliding button instead of the output with led instead)

本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource(This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource)

code for booths multiplier