基于VHDL的1602显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下： Chapter3：schematic和vhdl文件夹，分别是数字钟设计的原理图文件和VHDL程序； Chapter4：multiplier文件夹，串并乘法器设计程序（提示：先编译程序包）； Chapter5：sci文件夹，串行通信接口设计程序； Chapter6：watchdog文件夹，看门狗设计程序； Chapter7：taxi文件夹，出租车计价器设计程序； Chapter8：elevator文件夹，高层电梯控制器设计程序； Chapter9：cymometer1和cymometer2文件夹，前者是计数测频设计程序，后者是等精度测频设计程序； Chapter10：digital_lock文件夹，数字密码锁设计程序； Chapter11：I2C文件夹，I2C控制器设计程序； Chapter12：fifo文件夹，异步FIFO设计程序； Chapter13：dds文件夹，数字频率合成设计程序； Chapter14：vLA文件夹，虚拟逻辑分析仪设计程序。 -this book includes 12 detail examples of the source program

说明：  自己写的DES的verilog实现。输入输出实现了并转串。(DES algorithm implemented in verilog.)

verilog写的频率计程序的计数模块,-Verilog written procedures for counting frequency meter module,

汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program

说明：  All AMBA bus protocols - AXI3, AXI4, AXI4-Lite, ACE, AHB

Xilinx user constraints file for the cpld xc9536 or xc9536xl or xc9572 or xc9572xl

基于单片机的DDS信号发生器，具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)

LTE is an abbreviation for Long Term Evolution.

用VHDL语言写的VGA核心,是个很好很齐全的核心,有很多功能.-write VHDL VGA core, is a very good subset of the core, has a lot of functions.

说明：  OFDM载波同步，Verilog编写，完全正确！！！(verilog )