登录
首页 » VHDL » 4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好...

4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好...

于 2022-02-04 发布 文件大小:2.22 kB
0 188
下载积分: 2 下载次数: 1

代码说明:

4dbpsk系统的设计实现源码,几个朋友用一个假期的时间协作完成,功能非常好-The 4dbpsk system design realization source code, several friends complete it cooperation in one vacation time , the function is extremely good

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一个简单的DDS
    采用DDS方法在FPGA上实现频率发生器,最大频率设置在9999Hz,输出正弦波。 DDS是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比,DDS技术具有极高的频率分辨率、极快的变频速度,变频相位连续、相位噪声低,易于功能扩展和全数字化便于集成,容易实现对输出信号的多种调制等优点,满足了现代电子系统的许多要求,因此得到了迅速的发展。
    2022-03-22 02:09:46下载
    积分:1
  • fadd16
    实验用16位全加器的VHDL代码,适合初学者学习,数电学习的好工具。 (Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)
    2010-05-11 20:37:34下载
    积分:1
  • ADC0809 VHDL控制程序,基于VHDL语言,实现对ADC0809控制.
    ADC0809 VHDL控制程序,基于VHDL语言,实现对ADC0809控制.-ADC0809 VHDL control procedures, based on the VHDL language, to achieve control of ADC0809.
    2023-01-22 19:10:03下载
    积分:1
  • verilog-learning-of-HuaWei
    华为公司学习verilog的资料,绝密资料,想学习verilog编程,想学习FPGA,想以后进华为公司的都可以看看。(Huawei learning verilog information, confidential information, want to learn verilog programming, want to learn FPGA, think later into the Huawei can see.)
    2013-07-23 14:48:30下载
    积分:1
  • e_BIU
    说明:  isa MEMORY PLAN eu biu asm
    2020-06-25 19:20:02下载
    积分:1
  • demo
    NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)
    2013-07-19 11:17:29下载
    积分:1
  • 本源码详细介绍了UART的经典实例,敬请下载,谢谢适用
    本源码详细介绍了UART的经典实例,敬请下载,谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply
    2022-03-22 20:09:19下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • 2022-12-14 10:50:03下载
    积分:1
  • sobel-with-verilog-language
    用verilog实现sobel边缘检测算法(sobel edge detection with verilog language)
    2020-07-12 19:38:53下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载