-
fft
FPGA实现FFT算法的源代码及工程文件,此工程为ISE工程项目。有详细的说明,可以运行。(FPGA Implementation of FFT algorithm source code and project files, this works for the ISE project. There are detailed instructions, you can run.)
- 2013-10-12 17:21:32下载
- 积分:1
-
xilinx CTC IPcore(encoder 和 decoder)的测试,经过AWGN信道。
xilinx CTC IPcore(encoder 和 decoder)的测试,经过AWGN信道。 -This simulation uses a AWGN module to include noise as part of the simulation. Prior to
running the simulation, the UniSim models for the encoder and decoder must be generated as
well as the AWGN module.
- 2022-02-03 00:45:18下载
- 积分:1
-
坦克游戏的VHDL代码
坦克游戏用VHDL语言编写。Altera的随身携带套件DE1。PS2键盘接口和VGA
- 2022-03-14 20:16:04下载
- 积分:1
-
code
modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
- 2009-07-17 10:26:46下载
- 积分:1
-
cordic
16级流水线型cordic旋转代码以及测试文件,亲测好用(16-stage pipelined cordic rotation code and test files, pro-testing)
- 2019-03-09 08:59:01下载
- 积分:1
-
MPEG
MPEG-2TS 流嵌入控制数据的设计,设计的要求是用控制数据替换MPEG-2 TS 流中的空帧-MPEG-2TS control data stream embedded in the design, the design requirements is to control data to replace MPEG-2 TS stream of the air frame
- 2022-01-24 14:30:49下载
- 积分:1
-
cpu
cache,实现了部分简单指令,仿真模拟确认可行(Single-cycle CPU, to achieve some simple instruction, simulation confirm feasible)
- 2015-01-05 14:11:10下载
- 积分:1
-
二进制神经网络(BNN)bnn-fpga-master
说明: bnn-fpga是FPGA上CIFAR-10的二进制神经网络(BNN)加速器的开源实现。 加速器针对低功耗嵌入式现场可编程SoC,并在Zedboard上进行了测试。 在编写CIFAR-10测试集中的10000张图像时,错误率是11.19%。(bnn-fpga is an open-source implementation of a binarized neural network (BNN) accelerator for CIFAR-10 on FPGA. The architecture and training of the BNN is proposed by Courbarieaux et al. and open-source Python code is available. Our accelerator targets low-power embedded field-programmable SoCs and was tested on a Zedboard. At time of writing the error rate on the 10000 images in the CIFAR-10 test set is 11.19%.)
- 2020-07-27 07:02:34下载
- 积分:1
-
自己编写的只读存储器ROM16*8的试试很好用的
自己编写的只读存储器ROM16*8的试试很好用的-ROM 16*8
- 2022-05-13 03:23:21下载
- 积分:1
-
VHDL 基础语法篇
VHDL 基础语法篇 —— VHDL
VHDL硬件描述语言
1.1 VHDL概述
1.1.1 VHDL的特点
VHDL语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,由于
VHDL语言来源于C、Fortran等计算机高级语言,在VHDL语言中保留了部分高级语言的原
语句,如if语句、子程序和函数等,便于阅读和应用。具体特点如下:
1. 支持从系统级到门级电路的描述,既支持自底向上(bottom-up)的设计也支持从顶向下
(top-down)的设计,同时也支持结构、行为和数据流三种形式的混合描述。
2. VHDL的设计单元的基本组成部分是实体(entity)和结构体(architecture),实体包含设
计系统单元的输入和输出端口信息,结构体描述设计单元的组成和行为,便于各模块之间数
据传送。利用单元(componet)、块(block)、过程(procure)和函数(function)等语句,
用结构化层次化的描述方法,使复杂电路的设计更加简便。采用包的概念,便于标准设计文
档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
- 2020-06-20 14:20:01下载
- 积分:1