-
俄罗斯方块
说明: 俄罗斯方块游戏,采用Verilog编写,整个工程文件,TFT/VGA显示(Tetris game, written by Verilog, the whole project file, TFT / VGA display)
- 2019-12-15 16:56:53下载
- 积分:1
-
stopwatch_if
用IF语句实现秒表功能的代码,显示范围在000至99.9.(Stopwatch function code with the IF statement, displayed in the range of 000 to 99.9.)
- 2015-07-13 22:33:36下载
- 积分:1
-
VHDL Storage/counter design
vhdl寄存/计数器设计-VHDL Storage/counter design
- 2022-01-26 02:37:06下载
- 积分:1
-
AD7895
读取AD7895 的12位ADC转换值,连续读取方式,采样速率为20mS 一次。(Read the 12 bit ADC conversion value of AD7895.)
- 2018-10-20 12:34:24下载
- 积分:1
-
OFDM信道估计的LS算法的FPGA实现
本程序用于实现OFDM信道估计的LS算法的硬件仿真,基于FPGA开发的VHDL编写,给出了各模块的仿真波形图,供大家交流参考。
- 2023-02-25 09:55:04下载
- 积分:1
-
使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。...
使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。-use of the VHDL language ALTERA company"s board up3 have vga signal containing a detailed analysis and explanation is a good guide.
- 2023-06-25 15:05:03下载
- 积分:1
-
52_divider
多倍(次)分频器
请注意:
本例的各个源描述的编译顺序应该是:
52_divider.vhd
52_divider_stim.vhd
(Times (times) divider Please note: This case is described in various sources to compile the order should be: 52_divider.vhd 52_divider_stim.vhd)
- 2009-09-04 09:52:18下载
- 积分:1
-
在FPGA高速ADC-ADC08D1000沟通
这是由阿龙利开发的程序,以控制ADC08D1000模拟 - 数字设备中的FPGA,赛灵思的Virtex-4 SX35 FPGA此处应用,DCM的用于控制FPGA中的时钟路径,所述时钟源是AD9517该PLC控制的FPGA中的串行端口
- 2022-01-25 18:39:36下载
- 积分:1
-
JIAOTONGDENG
用VERILOG实现 交通灯控制,且运行正确,希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)
- 2014-01-05 20:38:03下载
- 积分:1
-
CPLD
基于CPLD 的光电脉冲码盘
信号四倍频电路设计-CPLD-based electro-optical pulse encoder signals four multiplier circuit design
- 2022-08-10 19:02:11下载
- 积分:1