Verilog代码。注册成功，对FPGA的使用标准单元库…

基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。-based on VHDL description of a divider, according to port value, as a quarter of frequency, Frequency Divider interval such use.

说明：  acousting fingerprint enhancement

在Altera公司的Quartus II软件平台下完成了基于Log-MAP算法的Turbo码编译码器的FPGA设计及实现。在Turbo码的FPGA设计与实现部分，主要针对了 Turbo码的编译码器中各个重要模块进行了设计和实现，例如编码器中RSC分量译码器、交织器，以及译码器中对数据量化和运算、E函数、SISO分量译码器（分支度量、前向递推、后向递推以及对数释然比的计算）的设计与实现。

单片机4路ad模数转换数码管动态显示程序(4-way ad microcontroller analog to digital conversion digital tube dynamic display program)

说明：  AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)

fpga Verilog 控制读写flash (fpga Verilog flash )

一个sram的源码程序，它是256kbx16bit的sram-An SRAM of the source program, it is the SRAM 256kbx16bit

802.11a Transmitter implementation Using Verilog

Quartus环境下的7段扫描显示电路的源程序(Quartus environment of the seven scanning display circuit of the source)

用VHDL语言设计四位全加器，有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.