登录
首页 » VHDL » 交织和解交织模块,采用矩阵交织方式,且有两套并行存储器,可以实现连续数据流操作,不会有数据滞留和丢失...

交织和解交织模块,采用矩阵交织方式,且有两套并行存储器,可以实现连续数据流操作,不会有数据滞留和丢失...

于 2022-01-30 发布 文件大小:2.39 kB
0 170
下载积分: 2 下载次数: 3

代码说明:

交织和解交织模块,采用矩阵交织方式,且有两套并行存储器,可以实现连续数据流操作,不会有数据滞留和丢失-Intertwined intertwined reconciliation module, interwoven matrix approach, and has two sets of parallel memory, you can realize continuous data stream operations, will not have data retention and loss

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • USB的vhdl代码,具有很强的指导意义,对FPGA进行usb控制很有帮助!...
    USB的vhdl代码,具有很强的指导意义,对FPGA进行usb控制很有帮助!-USB vhdl code, which is of great guiding significance. the FPGA control usb helpful!
    2022-03-13 05:49:02下载
    积分:1
  • lgpl RS编解码 5
    lgpl RS编解码 5-6 Reed-Solomon Codes-LGPL RS codec 5-6 Reed-Solomon Codes
    2022-02-01 10:13:23下载
    积分:1
  • weifenqi
    微分器:利用数字锁相环进行位同步信号提取的关键模块(Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules)
    2020-12-01 10:39:28下载
    积分:1
  • Verilog--Fourth-Edition
    FPGA开发必备工具书,适合初学者。语法、范例讲的都很详细,是一部不错的工具书。(Verilog hardware description language Fourth Edition)
    2015-09-30 12:34:50下载
    积分:1
  • configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design do...
    可配置CRC参考设计 xilinx的ip,参考设计文档CRC_xapp562[1].pdf,VHDL语言编写的代码,包含仿真所需文件-configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design document [1]. pdf, prepared by the VHDL code The simulation includes the necessary documents
    2022-01-26 00:23:00下载
    积分:1
  • 100个VHDL的例子
    100个VHDL的例子-100 examples of VHDL
    2022-06-15 19:10:07下载
    积分:1
  • uart
    fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • 3input_xor
    用Hspice实现一个三输入异或门,并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
    2018-06-12 11:06:45下载
    积分:1
  • fpq
    介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法,利用这一方法, 可使波形频率在大范围内变化。()
    2007-07-24 15:46:43下载
    积分:1
  • clk_div3
    基于XIlinx ISE,用Verilog语言实现3分频电路,适合初学者(Based XIlinx ISE, Verilog language using the frequency dividing circuit 3, suitable for beginners)
    2017-04-03 23:29:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载