并串转换

USB Blaster full production data

基于FPGA的VHDL可以产生不同的音调,象音乐一样-based FPGA VHDL can produce different tones, like the same music

基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)

使用Verilog编写的ad9826的控制模块(the module of ad9826 with verilog)

小家电常用芯片HT66F0185的UART 使用例子，已在产品使用(Small appliances commonly use UART chip HT66F0185 of example, has been used in products)

如果本版权声明未从文件中删除，并且任何衍生作品包含原始版权声明和相关免责声明，则可以不受限制地使用和分发本源文件。

ANALYSIS OF D-FLIPFLOPS

用FPGA实现sos摩尔密码，即输出电平信号短长短。就是有次序的控制输出莫斯密码的“点”，“画”和“间隔”。而 control_module.v 是一个简单的定时触发器，每一段时间都会使能sos_module.v。(Realized by FPGA sos mole password, the output signal level of short duration. There is a sequence of output control points Moss password, painting and intervals. And control_module.v is a simple timer triggers, each period of time will enable sos_module.v.)

lattice的串口仿真的程序- serial port simulated programme of lattice

IRIG_B解码器，直接解码IRIG_B DC(IRIG_B decoder)