登录
首页 » VHDL » 并串转换

并串转换

于 2023-06-03 发布 文件大小:1.52 kB
0 278
下载积分: 2 下载次数: 1

代码说明:

利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UBlaster
    USB Blaster full production data
    2011-06-17 16:03:28下载
    积分:1
  • 基于FPGA的VHDL可以产生不同的音调,象音乐一样
    基于FPGA的VHDL可以产生不同的音调,象音乐一样-based FPGA VHDL can produce different tones, like the same music
    2022-12-09 14:55:02下载
    积分:1
  • mypro_synfifo
    基于IP核RAM的同步fifo设计,工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
    2020-09-22 01:27:56下载
    积分:1
  • AD9826-verilog
    使用Verilog编写的ad9826的控制模块(the module of ad9826 with verilog)
    2016-05-09 14:45:37下载
    积分:1
  • ht66f0185-1
    小家电常用芯片HT66F0185的UART 使用例子,已在产品使用(Small appliances commonly use UART chip HT66F0185 of example, has been used in products)
    2020-10-09 16:27:34下载
    积分:1
  • FPGA基于VHDL的Turbo码
    如果本版权声明未从文件中删除,并且任何衍生作品包含原始版权声明和相关免责声明,则可以不受限制地使用和分发本源文件。
    2022-03-06 11:21:33下载
    积分:1
  • D-FLIP-FLOP
    ANALYSIS OF D-FLIPFLOPS
    2013-11-12 13:35:50下载
    积分:1
  • sos_module
    用FPGA实现sos摩尔密码,即输出电平信号短长短。就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。而 control_module.v 是一个简单的定时触发器,每一段时间都会使能sos_module.v。(Realized by FPGA sos mole password, the output signal level of short duration. There is a sequence of output control points Moss password, painting and intervals. And control_module.v is a simple timer triggers, each period of time will enable sos_module.v.)
    2016-09-20 16:26:29下载
    积分:1
  • serial port simulated programme of lattice
    lattice的串口仿真的程序- serial port simulated programme of lattice
    2023-04-29 09:40:03下载
    积分:1
  • IRIG_DC_Decoder
    IRIG_B解码器,直接解码IRIG_B DC(IRIG_B decoder)
    2021-04-09 16:58:59下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载