verilog的111个经典实例
于 2022-01-28 发布
文件大小:25.63 kB
0 314
下载积分: 2
下载次数: 2
代码说明：
Verilog HDL是一种硬件描述语言，用于从算法级、结构级、门级到开关级的多种抽象设计层次的数字系统建模。 被建模的数字系统对象的复杂性可以介于开关级电路（例如pmos/nmos）、简单的门（例如库单元描述）和完整的复杂电子数字系统之间（例如CPU）
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
