携带保存加法器

用Verilog编写ad_9866的相应程序，在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)

用verilog编写的分辨率提高的源代码 采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)

从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)

实现DE2_115开发板上配套的500万像素cmos摄像头捕捉到的画面显示在VGA上(DE2_115 development board supporting 5,000,000 pixels cmos camera to capture the screen display in VGA)

应用背景使用ise10.1，verilog硬件语言，基于Spartan3的开发。模拟汽车转向灯。拨动开关，led灯依次循环点亮。关键技术拨动左开关，led灯向左依次循环点亮。拨动右开关，led灯向右循环点亮。使用的语言是verilog，基于ise10.1平台，是数字电路逻辑设计的应用

 ADPCM编码的Verilog编码实现，代码有详细的注释，编译通过 内部包含每次设计以及改进文件更新记录，相应的信号说明描述，丰富的注释更好的帮助你掌握ADPCM音频信号编码

将串行数据转换为并行的 Verilog 代码。从 rs232 端口的 8 位串行数据转换为 8 位并行数据。

基于verilog的H.264视频压缩技术的源代码，包括verilog源代码，以及仿真波形文件，希望对大家有用-verilog h.264,

应用背景这里的目标是设计自动售货机控制器接受资金投入（我和）在任何序列，并提供产品时所需的量已沉积并给出了改变。在这里向用户提供附加设备。这是可以撤回的如果客户希望通过按一个按钮的话，存入的钱。并；规格：1。价格的产品= rs.3。2。可能的资金的投入= 20和1。3。产品为交付时达到rs.3或RS。4。按按钮有没有（普）表示取消交易和数额的返还沉积关键技术/ *

通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)