verilog模块练习

说明：  ? 熟悉IIC协议总线协议，采用IIC总线对图像采集传感器寄存器进行配置，并转换为RGB565格式。 ? 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。 ? 利用 SDRAM 接口模块的设计，实现了刷新、读写等操作；为提高SDRAM 的读写带宽，均采用突发连续读写数据方式；并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。 ? 利用双线性插值方法实现对图像640×480到1024×768的放大操作。 ? 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format. Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface. With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA. The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768. Complete the VGA display interface design.)

这是一个异步的FIFO模块，还有5个部分，比较器，写满读空状态标志，和一个RAM模块，是编写一些大型程序的基础模块。谢谢大家，期望大家能够用得着

Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)

说明：  fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)

此代码是 verilog 代码和斯巴达 6 模型规范代码。欢迎大家下载、试用。谢谢大家的支持。

FPGA与DSP的EMIF通信，EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)

串口控制器，基于vivado软件下开发，包含代码及管脚分配文件(Serial port controller)

数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)

ADS8411驱动代码，完成ADS8411的驱动功能，使ADS8411可以正常的工作，该程序工作在cs和rd接地的情况下。

用verilog语言实现codic算法，按照原理敲出的代码，经仿真代码正确，效果理想