-
FPGA-based-image-acquisition-system
FPGA-based high-speed image acquisition system
- 2016-10-08 11:24:05下载
- 积分:1
-
Digital-clock
数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能:1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)
- 2013-07-18 18:11:44下载
- 积分:1
-
T200071012217h
此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。
(The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
- 2012-07-10 16:08:08下载
- 积分:1
-
project_first
说明: basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
- 2019-06-18 10:37:53下载
- 积分:1
-
FPGA基于verilog语言的pll数字锁相环
应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
- 2022-02-02 05:35:33下载
- 积分:1
-
吠陀乘数32位
高速32位吠陀乘数使用吠陀数学设计。这有一个比其他类型的乘法器,非常少的延迟。
- 2023-04-01 05:10:04下载
- 积分:1
-
基于FPGA的ramtest
资源描述基于FPGA v5的ram制作以及测试啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊。。。
- 2022-10-22 06:00:06下载
- 积分:1
-
48_4.12
网络通信中的MII接口
通常将4位nibble数据送出,此程序将4位数据组合成8位数据并行输出(8比特==1个字节)。。完全可用
同时包含84转换(The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte). . Completely available at the same time contains 84 conversion)
- 2009-04-21 13:43:45下载
- 积分:1
-
can_latest.tar
用verilog编写的can总线控制器,包括设计参考历程和仿真程序,以及开发文档!(Written by verilog can bus controller, including the design reference course and simulation program, and the development of the document!)
- 2015-07-23 19:55:03下载
- 积分:1
-
基于FPGA的四路ov7670摄像头图像采集与VGA显示系统
应用背景应用于多路图像并行采集和显示的场合。关键技术基于华升FPGA图像处理开发板完成了四路图像采集,并送VGA分屏显示,程序全部为Verilog硬件语言编写,摄像头采用OV7670型,程序注释清晰,扩展性强,理论上可以继续扩展多路。
- 2022-02-01 13:48:05下载
- 积分:1