登录
首页 » VHDL » 在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助...

在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助...

于 2022-01-25 发布 文件大小:139.87 kB
0 157
下载积分: 2 下载次数: 1

代码说明:

在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助-In VHDL on the preparation of a UART communication protocol, for FPGA development of great help

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用硬件描述语言(VHDL)的实现或门
    entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy
    2022-03-11 13:09:15下载
    积分:1
  • MCU and FPGA communication functions: SCM control FPGA to write a byte of data...
    单片机与FPGA的通信  功能 :单片机控制写FPGA一字节数据 单片机控制写FPGA一字节数据时钟 (注意读写数据端口可复用,也可分用) 单片机控制发送数据端口 -MCU and FPGA communication functions: SCM control FPGA to write a byte of data SCM control FPGA to write a byte of data clock (Note that the read and write data ports can be re-used, but also can be divided into use) SCM control to send data port
    2023-04-21 07:05:03下载
    积分:1
  • led5604
    说明:  5604FPGA驱动,能显示数字(5604里面为4个595)(5604 FPGA driver, able to display digital (5604 contains 4 595))
    2020-06-19 18:00:01下载
    积分:1
  • bignum
    a big number class and a calculator using the class
    2012-12-25 10:14:31下载
    积分:1
  • 这是一个基于VHDL语言编程的电子琴源代码程序,希望可以帮到大家...
    这是一个基于VHDL语言编程的电子琴源代码程序,希望可以帮到大家-This is a keyboard based on the VHDL programming language source code program, the desire to help everyone
    2023-02-07 16:15:03下载
    积分:1
  • RANGEN
    2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码,verilog编写;包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
    2020-10-27 17:09:59下载
    积分:1
  • 七人表决器
    七人表决器,当有四人或四人以上的人同意是,表决通过。每个裁判控制一个开关,高电平表同意,在quartusII上用全加器来实现,当表决通过时,实验箱上的LED灯亮
    2022-02-03 05:43:46下载
    积分:1
  • USB2.0的VHDL描述,很经典了,欢迎大家下载
    USB2.0的VHDL描述,很经典了,欢迎大家下载-USB2.0 the VHDL description, very classic, and welcomes everyone to download
    2023-04-17 09:30:03下载
    积分:1
  • Study_Test
    实现简单的硬件加法器、除法器,实现源码文中注释(Realize simple hardware adder and divider, realize source code)
    2020-06-21 05:20:01下载
    积分:1
  • A signal can be stretched any one CLk the VHDL source code examples. See documen...
    一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
    2022-03-24 02:54:32下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载