登录
首页 » VHDL » 分别用分频比交错法及累加器分频法完成非整数分频器设计。...

分别用分频比交错法及累加器分频法完成非整数分频器设计。...

于 2022-01-25 发布 文件大小:28.32 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 《Verilog HDL 程序设计教程》9
    《Verilog HDL 程序设计教程》9-"Verilog HDL Design Guide" 9
    2022-04-11 23:01:46下载
    积分:1
  • sdram-source
    SDR SDRAM 控制器的源代码 altera公司的(source code from altera)
    2010-06-09 19:35:03下载
    积分:1
  • vhdl_lms
    vhdl 语言实现的lms算法的自适应滤波器 两种实现方式 包括改进(VHDL language lms algorithm adaptive filter implemented in two ways including improved)
    2012-04-26 18:15:02下载
    积分:1
  • mipi_phy
    mipi传输,用于新型图像传感器的传输问题(MIPI transmission, new image sensors for the transmission problem)
    2009-02-13 12:02:40下载
    积分:1
  • keyscan
    利用VHDL语言编写的4*4键盘扫描程序,经过测试,可以放心使用。(Using VHDL language 4* 4 keyboard scanning procedures, tested, safe to use.)
    2013-09-28 21:48:45下载
    积分:1
  • jk
    说明:  基于quartus2的jk触发器设计,内含源码和仿真图(Jk flip-flop design based on the quartus2, containing source code and simulation diagram)
    2011-11-24 10:47:56下载
    积分:1
  • 用VHDL写的交通灯控制源码,原创,希望对大家有所帮助
    用VHDL写的交通灯控制源码,原创,希望对大家有所帮助-Use VHDL to write a traffic signal-controlled source, originality, and they hope to help everyone
    2022-12-31 00:45:12下载
    积分:1
  • RS_Encoder
    具有16个校验位的RS编码器,在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)
    2012-08-06 11:52:37下载
    积分:1
  • Continuous_acoustic_emission_board
    说明:  多通道连续声发射数据采集,每个通道最大5M,采用verilog编程,内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)
    2020-06-25 13:00:01下载
    积分:1
  • matlab2DPSK
    蒙特卡洛仿真图 这个程序对2psk信号进行仿真 前提是把信号能量归一化了 (This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment. intends )
    2013-05-04 13:18:00下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载