基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。...

应用背景这个无损数据压缩系统的xmatchpro算法 衍生物；从来源 ； ；以前的研究 ； ；的 ； ；作者 ；和 ；在进步 ； ；FPGA技术。使用这种技术提供的灵活性是非常大的兴趣，因为芯片可以容易适应特定应用的要求。这个在一定的弊端； ； ； ；以前的 ；方法是 ； ；克服了 ； ；使用 ； ；  xmatchpro  ；算法；设计。的目标，然后以获得更好的压缩比，并仍然保持高吞吐量和高吞吐量，因此，这和，压缩/解压缩和，过程和，不，不，慢和，原系统的。关键技术UNIX的 ； ；实用 ；“压缩” ；采用lempel-ziv-2  ； ； ；（LZ2）算法和 ； ； ；数据Lempel-Ziv压缩 ； ； ；（dclz）的家庭 ； ；压缩机 ；最初发明 ； ；的 ；休利特—目前帕卡德和 ； ；& nbsp；通过开发 ； ；啊哈[ 17 ]，[ 18 ]  ；使用也 ； ；LZ2  ；衍生物。邦顿 ；和 ；博列洛 ；另一本 ； ；LZ2  ；在实施 ； ；[ 19 ]  ；， ；提高 ；在 ；数据压缩Lempel-Ziv算法。

FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性(FPGA control AG9226 to sample the code, and use signaltap to test the correctness of the demo.)

使用vhdl语言编写的100个常用程序的例子-The use of VHDL language 100 examples of commonly used procedures

本程序是用verilog 编写的模块，用来在lcd1602上显示用tlc549采样的电压值(This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value)

429总线通过FPGA直接实现发送程序,通过Verilog实现(send 429 message by Verilog and FPGA )

VHDL Vendingmachine source

VHDL实现 DDS。大家共享吧，一起学习，一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)

资源描述利用VHDL语言编写的浮点乘法器，可自定义浮点数位数，即乘数的参数化。具体为二进制有符号的浮点乘法器，二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式，设置成自定义形式。

可以产生ASK FSK PSK 等调制信号。非常好用已经实现了所有功能。在硬件测试通过了(Can generate ASK FSK PSK modulated signals and so on. Is very easy to use all the features has been achieved. On the hardware test of the)

通过凌阳16位单片机实现复读机的应用的程序。(By Sunplus 16-bit MCU repeater application process.)