登录
首页 » VHDL » 基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。...

基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。...

于 2022-02-02 发布 文件大小:2.97 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。-Verilog-based electronic calendar and e-clock procedures, can be adjusted date, week, time of minutes and hours, through several models to display a calendar and time.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL
    A Full adder using half adder unit in vhdl
    2010-01-05 11:39:14下载
    积分:1
  • FPGA的SRAM存储器的控制程序,包括时序测试
    FPGA的SRAM存储器的控制程序,包括时序测试-FPGA
    2023-03-19 08:20:03下载
    积分:1
  • 16 floating
    16卫浮点FFT算法的VHDL实现,有测试文件。-16 floating-point FFT algorithm Wei VHDL realize, have the test paper.
    2023-03-07 14:45:03下载
    积分:1
  • Radix-8 Booth Encoded Modulo
    vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统
    2022-08-25 03:41:29下载
    积分:1
  • FPGA_SPWM
    此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
    2019-02-19 16:12:33下载
    积分:1
  • SVPWM_method
    给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
    2017-04-05 13:43:14下载
    积分:1
  • FPGA-powe-analysis-tool-EPE
    FPGA功耗分析工具EPE用于分析FPGA系统的功耗(FPGA power analysis tools EPE is used to analyze the power consumption of the FPGA system)
    2012-11-19 17:08:00下载
    积分:1
  • vhdl training
    Five day stmicroelectornics vhdl training presentation
    2018-08-14 21:51:58下载
    积分:1
  • 一种接口控制板的逻辑电路设计CPLD程序。
    一种接口控制板的逻辑电路设计CPLD程序。-an interface to the control board CPLD logic circuit design process.
    2022-06-19 00:18:27下载
    积分:1
  • bt656_decode
    说明:  将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
    2021-01-28 10:38:35下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载