登录
首页 » Verilog » 完整SD控制器!支持文件系统。

完整SD控制器!支持文件系统。

于 2023-05-06 发布 文件大小:1.58 MB
0 171
下载积分: 2 下载次数: 1

代码说明:

32-bit Wishbone Interface • DMA • Buffer Descriptor • Compliant with SD Host Controller Spec version 2.0 • Support SD 4-bit mode • Interrupt-on-completion of Data and Command transmission • Write/Read FIFO with variable size • Internal implementation of CRC16 for data lines and CRC7 for command line Wishbine 总线使用。完整的SD卡控制器,支持文件系统,高速传输。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IIC实现7个寄存器写数据
    使用一个寄存器型参数来实现16位数据传完成后寄存器地址加1
    2022-07-23 09:11:02下载
    积分:1
  • verilog实现千兆以太网UDP传输
    verilog实现千兆以太网udp传输,具有发送和接收功能。同时有CRC校核代码。学习FPGA的很好的参考资料,值得大家下载。
    2022-02-04 05:21:49下载
    积分:1
  • 超前进位加法器
    超前进位加法器
    2022-02-10 03:35:42下载
    积分:1
  • turbo[1].tar
    turbo码的verilog程序,有意者请下载。(turbo code verilog procedures Interested parties please download.)
    2021-01-14 17:58:46下载
    积分:1
  • Verilog
    基于FPGA的16QAM调制解调设计,以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
    2021-02-19 16:29:44下载
    积分:1
  • JIAOTONGDENG
    用VERILOG实现 交通灯控制,且运行正确,希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)
    2014-01-05 20:38:03下载
    积分:1
  • class17_TLC5620
    TLC5620驱动程序包括其他文件,8位,4通道,电压输出型DAC的数模转换器(TLC5620 driver and doc)
    2018-08-13 16:58:54下载
    积分:1
  • 使用Verilog HDL的全加器的设计
    一个全加器和,增加了二进制数和帐户进行的值以及。一一位全加器加三一位数字,通常写成 ;A,B,和 ; ;CIN; ;一 ;和 ;B  ;是操作数,和 ;CIN  ;是一位从以前的少重要阶段。[ 2 ]  ;全加器通常是在一个级联的加法器的一个组成部分,其中添加8、16、32,等位的二进制数。该电路产生一二位输出,输出端和通常由信号 ;cout  ;和 ;S,
    2022-12-29 08:15:03下载
    积分:1
  • bmistree_Project_Proposal
    project proposal of verilog language that is gud for beginners
    2011-04-25 00:31:03下载
    积分:1
  • verilog8位浮点数四则运算
    verilog8位浮点数四则运算。其中mantisa为4位,exp位为3位,符号位1位。可以为其他比特数的浮点运算verilog代码作为借鉴。程序包含testbench可以直接运行。
    2022-05-16 09:21:45下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载