登录
首页 » Verilog » 串行至并行转换器 UVM 代码

串行至并行转换器 UVM 代码

于 2022-07-10 发布 文件大小:109.61 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

UVM 基于与教程有关的验证平台的体系结构中的所有组件的验证代码。最好的入手 UVM 的家伙

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA为FPGA顶点4
    应用背景控制VGA口。包括;SRC文件合成文件模拟文件;关键技术此代码已在Xilinx的FPGA技术实现在顶点4;技术:Xilinx Virtex系列VGA
    2022-04-08 23:24:25下载
    积分:1
  • Dodge_block
    说明:  用Verilog实现的基于FPGA的简单避障游戏(A game based on FPGA,using Verilog)
    2020-07-29 22:38:39下载
    积分:1
  • 33753129vhdl
    对数计算源程序,能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
    2009-06-17 19:41:57下载
    积分:1
  • The use of ip core
    简单介绍一下FPGA中锁相环的IP使用,因为我们在编程的过程,会用到很多时钟,简单分享一下,PLL IP的使用
    2022-03-17 10:22:46下载
    积分:1
  • histogram_new
    Verilog语言描述,统计图片的像素值直方图(Verilog,Pictures of the pixel value histogram statistics)
    2021-03-04 17:39:31下载
    积分:1
  • FPGA_Timing_Constraints_byCamp
    简要地说明时序约束的内容,对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
    2013-10-30 23:20:53下载
    积分:1
  • juanji
    说明:  采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用(Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging)
    2010-03-31 17:55:07下载
    积分:1
  • 100vhdlsimple
    说明:  100个vhdl例子,对初学者很有用,可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)
    2010-05-02 10:01:58下载
    积分:1
  • 用FPGA控制nrf24l01的收发消息。
    该文件中包括整套的用FPGA控制的nrf24l01的收发消息功能。通过用温度传感器ds18b20,在一个FPGA中测出温度,然后用无线nrf24l01发送出,在另外一个FPGA中的nrf24l01中接收发送过来的数据,并进行处理,并将测试出的温度数据用数码管读出。该文件为整套代码,在ep4ce22f17中测试成功。
    2022-04-27 23:17:14下载
    积分:1
  • grlib-gpl-1.1.0-b4108
    gaisler公司在2011年发布的的leon3的源代码!(source code of leon3 )
    2012-05-12 00:12:20下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载