登录
首页 » Verilog » AHB

AHB

于 2022-01-25 发布 文件大小:573.55 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

// 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS_DAC_Output
    说明:  本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • 电梯控制器
    一个9层电梯的代码。每层电梯入口处,要求开关1,电梯内设有乘客到达的停止开关的水平。(没有下降的按钮,一楼九楼没有上行键)
    2023-08-07 07:00:03下载
    积分:1
  • 格雷码转二进制的Verilog程序
    资源描述该代码通过采用Verilog语言中的for循环语句实现了格雷码转二进制代码的功能,不同于网上的代码是该代码进行了修正,通过了ModelSim仿真完全正确,可以用来作为for循环语句的学习
    2022-10-16 07:50:03下载
    积分:1
  • liyuanlnx_key_beep
    说明:  FPGA按键加蜂鸣器实验: 加延时防抖+蜂鸣器(Experiments of keys and buzzers in FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • clz
    说明:  对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)
    2021-03-31 21:29:08下载
    积分:1
  • MP3-coder
    In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read the output or input 576 frequency lines.(This folder contains three directories: Huffman, IMDCT and Filterbank, each of them includes all the VHDL source codes of the component.)
    2013-08-06 15:40:24下载
    积分:1
  • BFSK-BPSK-QPSK-DPSK
    文件中包含BFSK、DPSK、BPSK、QPSK等等数字调制程序。(File contains the BFSK, DPSK, BPSK, QPSK, and so on digital modulation process.)
    2013-03-20 16:28:11下载
    积分:1
  • LED
    按键控制数码管显示,从0到9显示,八位数码管(Button control digital tube display)
    2017-11-13 20:19:42下载
    积分:1
  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • ALU verilog
    设计与实现的 ALU RISC 处理器。
    2022-05-05 15:25:09下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载