【原创】__verilog_实现_FPGA控制_1602显示__调试笔记

在matlab中8psk的调制和解调仿真程序(the modulation and demodulation of 8psk)

如题所属，简单实现了所需要的4位移位寄存器的功能，简单明了。实现的方式是直接用时钟控制周期，不断循环，根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高，需要很大的降频控制才能达到1秒左右的移位周期，修改时请注意。本实验作为实验系列第12个出现，更多详情敬请期待。

32 位有符号乘法 33 周期中的，它可以轻松地提高到可变延迟乘数，可以计算出这个乘数。

说明：  多通道连续声发射数据采集，每个通道最大5M，采用verilog编程，内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)

通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

Verilog 语言编写 PCI9054 控制器的接口电路，实现 PCI总线到本地 8 位总线的转接控制(The Verilog language writes the interface circuit of the PCI9054 controller to realize the transfer control of the PCI bus to the local 8 bit bus)

• 自动计费机 （ABM） 是银行信息亭提供给消费者 24 X 7. • 这些作为数据终端实现便捷的货币交易。 • 在这些无人值守的机器，用户不得不使用 ATM 卡 （卡与帐户信息），并提供个人识别号码 (PIN) 使用一个键盘。当计算机将验证该引脚时，客户获取选择的交易记录。 秉承指示并输入正确的选择，用户可以取款、 存款现金、 更改 PIN 或只是获取有关账户余额信息。

说明：  this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device

数字下变频（DDC）在如今基于软件无线电的架构中对系统的整体性能决定性的影响，代码为基于Matlab的4通道DDC程序，程序中可以根据需要调节滤波器等参数评估DDC的性能对于使用FPGA实现DDC有较大的参考价值(Digital down conversion (DDC) in today' s architecture based on software radio system a decisive impact on the overall performance of the code for the 4-channel DDC Matlab-based program, the program can be adjusted according to filter parameters such as the use of performance assessment FPGA DDC DDC has achieved great reference value)

verilog HDL经典的入门书籍，内容很详细，讲了许多实例，适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)