登录
首页 » VHDL » 60进制减法 相比较 代码效率高 可以进行级联

60进制减法 相比较 代码效率高 可以进行级联

于 2022-01-25 发布 文件大小:2.43 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

60进制减法 相比较 代码效率高 可以进行级联-60 compared to 229 subtraction efficient code can be concatenated

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • tuoji_fpga(xp2_8)_v2
    特大好消息,这是LED全彩控制卡的FPGA的源程序,做LED开发的,绝对有很好的价值(Big good news, this is full-color LED control card FPGA of the source, do LED development, the absolute value of good)
    2010-07-19 16:18:27下载
    积分:1
  • FULL-FPGA-SCH
    包括Cyclone II EP2C20 原理图.CycloneII开发板原理图fpga.EP1C3T144 FPGA develop board manual.EP1C6Q240C6开发板原理图.EP2C8开发板原理图.EPM1270F256C5 MAX_II_board_schematics.SF-EP1V2+FPGA开发板原理图.XC3S400红色飓风开发板原理图.红色飓风II代开发板原理图2.(Including the Cyclone II EP2C20 schematic . CycloneII development board schematics fpga.EP1C3T144FPGA develop board manual.EP1C6Q240C6 development board schematic . EP2C8development board schematics . EPM1270F256C5MAX_II_board_schematics.SF-EP1V2+FPGA development board schematic . XC3S400red hurricane development board schematics. Red hurricane II development board schematic diagram2)
    2012-04-28 15:47:07下载
    积分:1
  • VerilogHDL_DC_Motor_control
    采用Verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高(Using Verilog HDL language of the DC motor control system, mainly the completion of DC motor speed control, a typical three-loop (position, speed and current feedback) DC motor control system for control-type high-value related to the learner)
    2008-01-10 23:34:29下载
    积分:1
  • The use of long
    利用电话远程系统,通过密码验证来实现对家庭电器的智能控制。-The use of long-distance telephone system, via a password to verify the implementation of the intelligent control of household electrical appliances.
    2022-01-31 17:55:43下载
    积分:1
  • VHDL_PS2
    Spartan3e keyboard ps2
    2010-01-28 18:38:40下载
    积分:1
  • 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
    基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等-FPGA-based multi-functional Digital Clock Design and Implementation of typhoons and rainstorms are detailed Verilog HDL source code, its functions include: time settings, time display, stopwatch, frequency, date setting, date display
    2022-02-12 09:36:35下载
    积分:1
  • package_control-master
    说明:  从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
    2019-03-30 16:14:05下载
    积分:1
  • 计数器的 vhdl 代码
    我们使用此代码开发 plc 在 fpga 硬件计数器的程序
    2023-02-08 13:05:03下载
    积分:1
  • 16位元浮点数CPU,可作运算,以VHDL编写
    16位元浮点数CPU,可作运算,以VHDL编写-16-bit floating point CPU, can be used for computing in order to prepare VHDL
    2022-05-17 06:20:07下载
    积分:1
  • Labview-Data-acquisition-card-
    基于labview的数据采集系统,包括示波器和函数信号发生器,可以实现简单数据采集.(Labview-based data acquisition system, including oscilloscopes and function signal generator, can achieve a simple data acquisition.)
    2014-01-15 21:26:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载