网站首页

使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0―99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求...

于 2022-01-25 发布文件大小:316.23 kB

 0  153

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0―99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求-The use of hardware description language design vriloge digital frequency meter, and its high-frequency measurement for accurate, range 0-99999999HZ, in MAX+ PLUSII run me through and run the experiment to meet the requirement through

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VCS使用中文教程
说明： vcs中文使用教程，帮助你快速入门Linux下的VCS操作(VCs Chinese tutorial to help you get started with VCs operation under Linux)

2020-07-01 23:00:02下载

积分：1
code
PLL中的TDC和DCO代码,是TI公司团队的，相当经典的代码，非常不错(the code of TDC and DCO)

2020-12-10 10:29:19下载

积分：1
FFT
verilog xilinx IP实现FFT仿真(Verilog xilinx IP implementation FFT simulation)

2017-03-14 00:15:29下载

积分：1
matlab程序
说明： OFDM信号的发送与接收，需要自取。时域图，模糊图，削峰。(Sending and receiving of OFDM signal)

2020-12-17 12:56:10下载

积分：1
用VHDL的VGA控制
VHDL控制VGA 在显示器上显示图形，分辨率800X600，晶振50Mhz-VGA control with VHDL

2022-01-25 17:41:08下载

积分：1
QAM
OFDM中的16QAM星座映射的实现实现详细代码(In OFDM 16QAM constellation mapping to achieve the realization detailed code)

2021-03-11 17:59:25下载

积分：1
各种加法器的 vhdl 代码
下面是各种文件，有 vhdl 代码和进位保留加法器的验证平台，进行超前进位加法器，等等。综合和代码已经模拟了。给出的所有加法器是 16 位加法器，并实施新思科技。

2022-03-07 01:53:22下载

积分：1
DATA_scramble
扰码器的verilog实现,参考802.11a相关标准(Scrambler in verilog implementation)

2009-12-20 16:44:15下载

积分：1
十六进制7Segment时钟
十六进制计数器递增 ALTERA FPGA 板 7 段显示器上的每一秒。

2022-07-13 21:46:37下载

积分：1
gtx_aurora_zc706_clock_module
对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)

2018-01-23 09:03:31下载

积分：1

696516资源总数
106914会员总数
0今日下载

使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0―99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求...

0 个回复

热门标签

热门下载