网站首页

登录

看门狗定时器

于 2022-06-14 发布文件大小:375.42 kB

 0  202

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用IEEE.STD_LOGIC_1164.ALL; - 取消对以下库声明，如果用符号或无符号值using--算术功能 - 使用IEEE.NUMERIC_STD.ALL; - 取消对以下库声明如果instantiating--任何Xilinx基元在这代码.--库UNISIM; - 使用UNISIM.VComponents.all;实体看门狗端口（SYSRST：在STD_LOGIC; SYSCLK：在STD_LOGIC; WR：在STD_LOGIC; DATAIN：在STD_LOGIC_VECTOR（7 DOWNTO0）; RESETOUT：出STD_LOGIC; debugStates：出STD_LOGIC_VECTOR（1 DOWNTO0）; debugDivider：出STD_LOGIC; debugFlag：出STD_LOGIC）;年底看门狗，看门狗建筑行为issignal timeoutSelect：STD_LOGIC_VECTOR（1 DOWNTO0）;信号timerRestart：STD_LOGIC;信号timerEnable：STD_LOGIC;组件wdtcntl端口（调试：出STD_LOGIC_VECTOR（1 DOWNTO0）;系统时钟：在STD_LOGIC; SYSRST：在STD_LOGIC; WR：在STD_LOGIC; DATAIN：在STD_LOGIC_VECTOR（7 DOWNTO0）;重新启动：从STD_LOGIC; timerEnb：出STD_LOGIC; timerSel：出STD_LOGIC_VECTOR（1 DOWNTO0））;最终组件;组件wdt_timer端口（dbDivider：出STD_LOGIC; DBFLAG：出STD_LOGIC; SYSRST：在STD_LOGIC; SYSCLK：在STD_LOGIC;启用：在STD_LOGIC;重启：在STD_LOGIC; RESETOUT：出STD_LOGIC; timeoutSel：在STD_LOGIC_VECTOR（1 DOWNTO0 ））;结束部分; begincontroller：wdtcntl端口映射（debugStates，系统时钟，SYSRST，WR，DATAIN，timerRestart，timer

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

SMBus
SMbus通讯协议的Verilog程序段，已通过Moldesim的仿真，可用(Verilog program segment of the SMbus communication protocol, has been through the Moldesim simulation, the available)

2021-03-24 18:29:15下载

积分：1
uart
一个实用的uart协议模块，使用verilog 实现(A practical uart protocol modules, use verilog to achieve)

2013-07-25 11:43:34下载

积分：1
Verilog--image-sample
基于Verilog的图像采集、处理和存储程序，初学者参考，高手绕道。(Verilog-based image acquisition, processing and storage procedures, beginners reference, master bypass.)

2021-04-16 11:48:54下载

积分：1
PWM
通过正弦波和三角波的比较产生SPWM波形(Through the comparison of sine wave and triangle wave produces SPWM waveform)

2016-12-23 14:36:56下载

积分：1
VHDL FPGA 流水灯实验
应用背景流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载流水灯实验，FPGA基础设计流程程序下载关键技术VHDL 基本语法设计思想 FPGA基础实例 VHDL 基本语法设计思想 FPGA基础实例VHDL 基本语法设计思想 FPGA基础实例VHDL 基本语法设计思想 FPGA基础实例VHDL 基本语法设计思想 FPGA基础实例VHDL 基本语法设计思想 FPGA基础实例

2022-03-05 21:23:07下载

积分：1
i2c
说明： PIC32MX4系列单片机I2C总线模块示例代码 PIC32MX4系列单片机I2C总线模块示例代码PIC32MX4系列单片机I2C总线模块示例代码PIC32MX4系列单片机I2C总线模块示例代码(PIC32MX4 I2C PIC32MX4 I2C PIC32MX4 I2C PIC32MX4 I2C)

2011-03-31 09:35:50下载

积分：1
DE2_70_TV
de2 70 开发板的演示程序，verilog语言编写，视频输入输出(de2 70 development board demo program, verilog language written, video input and output)

2013-04-09 19:29:51下载

积分：1
my_booth_mp
booth algotihm verilog design and test

2016-06-14 16:02:10下载

积分：1
xilinx-timing-constrains
ISE时序约束笔记——Global Timing Constraints，这个文档中详细介绍了如何使用ISE中约束工具和原理，对fpga水平提高有很大帮助(In this file , global timing constraints is introduced very clearly. It can really helps)

2012-04-16 11:08:45下载

积分：1
turbo_encode
turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)

2014-03-29 15:09:58下载

积分：1

696516资源总数
106914会员总数
0今日下载