数字频率计数字频率计

在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器，里面生成了Core，可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)

用verilog编写的乒乓球游戏，内带ps2，VGA驱动，下载到spantan3开发板上即可使用（原创）-Prepared using Verilog table tennis game, with band ps2, VGA driver, download to spantan3 development board to use (original)

本代码来自老师指导，自己编写，可以修改交通灯的时间

R S编 解 码 实 现 代 码 verilog语言(RS CODE AND ENCODE)

用VHDL语言设计篮球24秒可控计时器功能说明：1.具有24秒计时、显示功能；              2.设置外部按键，完成清零、暂停、恢复控制；              3.24秒倒计时，时间间隔为1s；               4.时间到后发出报警信号，并在3s后解除。

嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl

Implementation of CORDIC atan block in VHDL

verilog程序设计教程，适合初学者。-verilog programming tutorial for beginners.

电子打铃器 在max plus 2 下编译通过-electronic bell playing for the max plus 2 under through compiler

simple code based on verilog shifter , cla ,clg , ALU , PC