UART串口协议HDL实现，可设波特率、停止位和奇偶校验等

基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，

四位加法器 数码管显示 组合电路 verilog(adder4 smg display combitional circuit verilog)

基于FPGA的GFP（通用成帧协议）封装数据成帧的实现。(FPGA-based GFP (Generic Framing Protocol) encapsulated data Framing realized.)

用FPGA中的三速以太网来实现UDP通信，功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)

QFSK的调制与解调，用C写的主程序，汇编写的调制与解调的子程序(QFSK the modulation and demodulation, with the main program in C, compile writing, the modulation and demodulation of the Subprogram)

F2812串口通信,用于串口通信时使用，可以在线调整(F2812 serial communication, is used for serial communication can be adjusted online)

本程序调试了TI的高精度模数转换芯片ADS1115,此模数转换器采用双积分型，16位，为IIC通信方式，调试较复杂，在对直流采集方面有着广泛的应用(This program debugging TI s high-precision analog-digital conversion chip ADS1115)

8051Core的源代码，Verilog编写，包括ALU、存储器、SP、dptr等诸多模块，十分完整，已在Quartus上编译通过，确认无误。

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下 变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所 采用的高效滤波器———CIC 滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink 对数字 下变频的性能进行了仿真。在仿真的基础上使用Insight 公司的FPGA 开发系统,用测试电路实测了 数字下变频的性(In the receiving digital signal, softening the realization, the digital down-conversion plays an important role. This article first introduced the digital down conversion of the composition, and then a detailed analysis of digital down conversion of the working principle described in the realization of digital down conversion, the design used in high-performance filters--- CIC filters and multi-phase extraction filter structure and principle. Finally, with the adoption of Simulink for digital down-conversion performance of the simulation. In the simulation based on the use of Insight s FPGA development system is measured using the test circuit of the digital down-conversion of)

应用背景小的verilog程序，实现一四位全加器的功能。它有两大模块。一个是四位全加器，另一个是一位全加器，它是采用组合逻辑，不复杂，但简洁明了。这将是一个很好的第一步，学习verillog。适合初学者练习。关键技术只是Verilog和组合逻辑实现一四位加法器。它建立了2个模块。一个是大 ；框架，其他作品如子功能。家庭 ；spratan-3e XC3S100E，设备，包装cp132。全加器意味着它有一个进位，它可以显示的进行，如果过流发生。